SEARCH
Search Details
MIKI TakujiGraduate School of Science, Technology and Innovation / Department of Science, Technology and InnovationAssociate Professor
Research activity information
■ Award- Dec. 2023 電子情報通信学会 / ハードウェアセキュリティ研究専門委員会, 2023年ハードウェアセキュリティ研究会若手優秀賞, 高速非同期逐次比較型AD変換器におけるサイドチャネル漏洩特性の評価
- May 2023 IEEE SSCS Japan Chapter, LSIとシステムのワークショップ IEEE SSCS Japan Chapter Academic Research Award, 大規模シリコン量子ビットの高精度制御に向けた極低温バイアス電圧生成回路の開発
- May 2023 電子情報通信学会 / 集積回路研究会, 研究会優秀若手講演賞, 大規模量子ビットアレイの高精度制御に向けた極低温DA変換器の設計
- May 2021 IEEE SSCS Japan Chapter/LSIとシステムのワークショップ, IEEE SSCS Japan Chapter Academic Reserch Award, 車載向けICチップにおける外部擾乱のアナログ検知手法に関する検討
- Nov. 2020 キオクシア株式会社, 優秀研究賞, キオクシア奨励研究 2018年度システム部門
- Dec. 2019 電子情報通信学会 / ハードウェアセキュリティ研究専門委員会, 若手優秀賞, センサーMCUのAD変換機を悪用したアナログ情報漏洩・改竄攻撃
- May 2019 電子情報通信学会 / 集積回路研究会, 若手研究会優秀ポスター賞, オンチップモニタを用いた暗号モジュールにおけるサイドチャネル漏洩の評価
- Institute of Electronics, Information and Communications Engineers (IEICE), Oct. 2023, IEICE Transactions on Electronics, E106.C(10) (10), 565 - 569, English[Refereed]Scientific journal
- Institute of Electronics, Information and Communications Engineers (IEICE), Oct. 2023, IEICE Transactions on Electronics, E106.C(10) (10), 556 - 564, English[Refereed]Scientific journal
- Sep. 2023, International Conference on Solid State Devices and Materials (SSDM), B-1-02, 69 - 70, EnglishCryogenic Inter-chip Connection for Silicon Qubit Devices[Refereed]
- Jun. 2023, in Proceedings of the IEEE 73rd Electronic Components and Technology Conference (ECTC 2023), 951 - 954, EnglishA Si-Interposer with Buried Cu Metal Stripes and Bonded to Si-Substrate Backside for Security IC Chips
- Apr. 2023, IEICE Transactions on Electronics, EnglishScientific journal
- Apr. 2023, Workshop on Nano Security at DATE2023, EnglishSide-Channel Leakage Evaluation of Multi-Chip Cryptographic Modules
- Mar. 2023, IEEE International Reliability Physics Symposium (IRPS 2023), English[Refereed]
- Feb. 2023, 2023 IEEE International Solid-State Circuits Conference (ISSCC), 216 - 217, EnglishA Triturated Sensing System[Refereed]
- Jan. 2023, IEEE Solid-State Circuits Magazine, 15(1) (1), 25 - 31, English[Refereed]
- Oct. 2022, in IEEE Design & Test, 39(5) (5), 79 - 87, English, Co-authored internationally[Refereed]Scientific journal
- Jul. 2022, in IEEE Transactions on Components, Packaging and Manufacturing Technology, 12(7) (7), 1140 - 1149, English[Refereed]Scientific journal
- Apr. 2022, IEICE Electronics Express, 19(8) (8), English[Refereed]Scientific journal
- IEEE, Mar. 2022, 2022 IEEE International Reliability Physics Symposium (IRPS), English[Refereed]International conference proceedings
- The 5th generation (5G) communication system exploits millimeter-wave (mm-wave) frequency bands for high-speed and large-capacity cellular networks. Sub-mm-wave communication is severely challenged by the large path loss as well as the cable loss for attaining the certified performance level among receiver (Rx) and transmitter (Tx) chains, in comparison to sub-6 GHz counterparts. In addition, digital integrated circuits (ICs) for baseband functionality typically operate at the clock frequency in the order of GHz and emanate electromagnetic (EM) noises in a very wide range of frequency, which can impair 5G performance in a sub-mm-wave band. This paper exhibits the presence of high-order harmonics of digital switching noises from 22 GHz to 30 GHz. The near-field EM noise measurements using a sub-mm-wave down converter demonstrate the fact where the emission noise from digital ICs clocked at 1 GHz potentially becomes the root cause of EM interference in a cellular system using 30 GHz or even higher.IEEE, Mar. 2022, in Proceedings of the 13th International Workshop on the Electromagnetic Compatibility of Integrated Circuits (EMC Compo 2021), 45 - 47, English[Refereed]International conference proceedings
- Feb. 2022, Japanese Journal of Applied Physics, 61(SC1045) (SC1045), 1 - 7, English[Refereed]
- Feb. 2022, Japanese Journal of Applied Physics, 61(SC0893) (SC0893), 1 - 8, English[Refereed]Scientific journal
- Sep. 2021, 2021 International Conference on Solid State Devices and Materials, EnglishElectromagnetic Susceptibility of VCO-based ADC in 28 nm CMOS Technology[Refereed]
- IOP Publishing, May 2021, Japanese Journal of Applied Physics, 60(SB) (SB), SBBL03 - SBBL03, English[Refereed]Scientific journal
- Institute of Electrical and Electronics Engineers (IEEE), Apr. 2021, IEEE Transactions on Electron Devices, 68(4) (4), 2077 - 2082, English[Refereed]Scientific journal
- Institute of Electrical and Electronics Engineers (IEEE), 2021, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 1 - 10, English[Refereed]Scientific journal
- Institute of Electrical and Electronics Engineers (IEEE), Oct. 2020, 2020 IEEE International Symposium on Circuits and Systems, 67(1) (1), 14 - 18, English[Refereed]Scientific journal
- Sep. 2020, International Conference on Solid State Devices and Materials, EnglishA Dual-mode SAR ADC Enabling On-chip Detection of Off-chip Power Noise Measurements by Attackers[Refereed]
- Institute of Electrical and Electronics Engineers (IEEE), Nov. 2019, IEEE Asian Solid-State Circuits Conference, 55(10) (10), 2747 - 2755, English[Refereed]Scientific journal
- IEEE, Oct. 2019, 2019 International 3D Systems Integration Conference (3DIC), English[Refereed]International conference proceedings
- Institute of Electronics, Information and Communications Engineers (IEICE), Jul. 2019, IEICE Transactions on Electronics, E102.C(7) (7), 530 - 537[Refereed]Scientific journal
- Apr. 2019, Proceedings of the IEEE Custom Integrated Circuits Conference, EnglishOn-Chip Physical Attack Protection Circuits for Hardware Security[Refereed]
- Mar. 2019, IEEE Transactions on Components, Packaging and Manufacturing Technology, 9(3) (3), 502 - 510, EnglishA Thick Cu Layer Buried in Si Interposer Backside for Global Power Routing,[Refereed]Scientific journal
- This paper presents a 2-GS/s 8-bit 16x timeinterleaved (TI) analog-to-digital converter (ADC) for a millimeter-wave pulsed radar baseband system-on-chip (SoC). To suppress sampling timing errors among sub-ADCs, a foreground timing-skew calibration technique with small additional circuits is proposed. Measured spurious-free dynamic range and signal-to-noise distortion ratio at 1-GHz full Nyquist is, therefore, enhanced by 16 and 11 dB, respectively. Unlike conventional calibration techniques based on redundant ADCs or complicated digital calculations, additional circuit components are only several small resistors and a capacitor, resulting in only 0.4% area penalty. This area saving enables the compact integration of the radar baseband SoC with digital beamforming, where eight-channel TI-ADCs occupy the dominant chip area otherwise. Even though this is foreground, no system performance is sacrificed because the calibration sequence is closed loop and fast enough to be executed during an existing calibration interval in a periodic beam transmission sequence. The TI-ADCs are embedded on industrial SoC in a 40-nm CMOS process. The power consumption including the input buffer and the reference buffer is 54.2 mW from a 1.1-V supply, and figure of merit is 355 fJ/conversion step.IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, Oct. 2017, IEEE JOURNAL OF SOLID-STATE CIRCUITS, 52(10) (10), 2712 - 2720, English[Refereed]Scientific journal
- In this paper, a 500 MHz-BW -52.5 dB-THD Voltage-to-Time Converter (VTC) in 28 nm CMOS is presented. A two-step transition inverter raises the Voltage-to-Time (VT) conversion gain to 100 ps/V which is >10x higher than a conventional current-starved inverter. The number of required inverter stages is reduced to 4 from 64, resulting in 1/8 conversion latency and thus 13.2 dB THD suppression at a 500 MHz full Nyquist frequency. A feedback control of the bias voltage in the two-step transition inverter suppresses PVT variations in the VT conversion gain. A test-chip measurement successfully demonstrates -52.5 dB THD at 500 MHz input frequency without sampling-and-hold circuits. Effective VT conversion range over +/-64 ps time difference is measured with 1.2 Vpp differential input while keeping high linearity of less than +/-0.53 LSB INL/DNL, which results in 1 ps/LSB conversion linearity. The proposed VTC occupies 84 um(2) silicon area and consumes 0.18 mW at 1 GS/s.IEICE-INST ELECTRONICS INFORMATION COMMUNICATIONS ENG, Jun. 2017, IEICE TRANSACTIONS ON ELECTRONICS, E100C(6) (6), 560 - 567, English[Refereed]Scientific journal
- A 500MHz-BW-52.5dB-THD Voltage-to-Time Converter Utilizing a Two-Step Transition InverterThis paper presents a 500MHz-BW -52.5dB-THD Voltage-to-Time Converter (VTC) in 28nm CMOS. A two-step transition inverter raises the VT conversion gain to 100ps/V which is >10x higher than a conventional current-starved inverter. The number of required inverter stages is reduced to 4 from 64, resulting in 1/8 conversion latency and thus 13.2dB THD suppression at 500MHz full Nyquist. A test-chip measurement successfully demonstrates -52.5dB THD at 500MHz without sampling-and-hold. Effective VT conversion linearity is measured to be 1ps/LSB with INL/DNL of less than +/-0.53LSB. The proposed VTC consumes 84 mu m(2) silicon area and 0.18mW at 1GS/s.IEEE, 2016, ESSCIRC CONFERENCE 2016, 141 - 144, English[Refereed]International conference proceedings
- 2015, J. Solid-State Circuits, 50(11) (11), 2741 - 2749[Refereed]
- IEEE, 2014, 2014 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE DIGEST OF TECHNICAL PAPERS (ISSCC), 57, 216 - +, EnglishA 1mm-Pitch 80x80-Channel 322Hz-Frame-Rate Touch Sensor with Two-Step Dual-Mode Capacitance Scan[Refereed]International conference proceedings
■ Lectures, oral presentations, etc.
- 2024年電子情報通信学会総合大会, Mar. 2024, Japaneseディジタル回路の消費電荷量に着目したハードウェアトロイ検知手法
- 2024年電子情報通信学会総合大会, Mar. 2024, Japanese裏面電圧故障注入による攻撃精度評価
- 2024年電子情報通信学会総合大会, Mar. 2024, Japanese大規模シリコン量子ビットの高精度制御に向けた極低温バイアス電圧生成DA変換回路の開発
- ハードウェアセキュリティ研究会(那覇), Mar. 2024, JapaneseオンチップLDOによる電磁波照射ノイズ低減効果の検討
- 集積回路研究会(那覇), Feb. 2024, Japaneseマルチチップアッセンブリにおけるチップ近傍の排熱特性の評価と解析
- 電子情報通信学会・集積回路研究会, 学生・若手研究会, Dec. 2023, Japanese暗号ICチップに対する電磁的故障注入攻撃における故障感度の検討
- デザインガイア(熊本), Nov. 2023, Japanese裏面電圧故障注入を用いた差分故障解析による秘密鍵導出
- デザインガイア(熊本), Nov. 2023, Japaneseチップ裏面シリコン基板電位によるサイドチャネル攻撃とシミュレーション
- 2023年ICD・HWS研究会(伊勢), Oct. 2023, Japaneseセキュリティ向け三次元積層チップの検討
- 2023年電子情報通信学会ソサイエティ大会, Sep. 2023, JapaneseICチップレベル電源電流シミュレーションによるハードウェアトロイ検知可能性の検討
- 集積回路研究会, Aug. 2023, Japanese量子コンピュータ向けフリップチップシリコンインターポーザの極低温評価
- 集積回路研究会, Aug. 2023, Japanese量子デバイスの環境モニタリングに向けた極低温AD変換器の検討
- LSIとシステムのワークショップ2023, May 2023, Japaneseシリコン量子ビットの大規模化に向けたパッケージング構造の極低温評価
- LSIとシステムのワークショップ2023, May 2023, Japanese暗号ICチップへの電磁的故障注入攻撃と回路応答解析
- LSIとシステムのワークショップ2023, May 2023, Japanese大規模シリコン量子ビットの高精度制御に向けた極低温バイアス電圧生成回路の開発
- ハードウェアセキュリティ研究会, Apr. 2023, Japanese暗号ICチップの電磁的故障注入攻撃とチップ内部電圧応答の解析
- ハードウェアセキュリティ研究会, Apr. 2023, Japanese暗号ICチップの電磁的故障注入攻撃における解析手法の検討
- ハードウェアセキュリティ研究会, Apr. 2023, Japaneseハードウェアトロージャン検知に向けた電源電流シミュレーション手法の検討
- 2023年電子情報通信学会総合大会, Mar. 2023, Japanese高速非同期逐次比較型AD変換器におけるサイドチャネル漏洩特性の評価
- 2023年電子情報通信学会総合大会, Mar. 2023, Japaneseセキュリティ半導体システムにおける電源結合網の評価
- 2023年電子情報通信学会総合大会, Mar. 2023, Japanese暗号マルチチップモジュールのサイドチャネル漏洩評価
- ハードウェアセキュリティ研究会, Mar. 2023, Japanese暗号マルチチップモジュールのサイドチャネル漏洩評価
- ハードウェアセキュリティ研究会, Mar. 2023, Japaneseセキュリティ半導体システムにおける電源結合網の評価
- 2023年 暗号と情報セキュリティシンポジウム, Jan. 2023, Japanese暗号ICチップの裏面サイドチャネル攻撃とシミュレーション
- 28th Asia and South Pacific Design Automation Conference (ASP-DAC 2023), Jan. 2023, EnglishCryogenic Bias Voltage Control Circuits for Large Scale Qubit Arrays
- 電子情報通信学会・集積回路研究会, 学生・若手研究会, Dec. 2022, Japanese高速非同期逐次比較型AD変換器におけるサイドチャネル漏洩特性の評価
- 電子情報通信学会・集積回路研究会, 学生・若手研究会, Dec. 2022, Japanese暗号ICチップにおける電源電流シミュレーションによるサイドチャネル評価手法の構築
- 電子情報通信学会・集積回路研究会、学生・若手研究会, Dec. 2022, JapaneseフリップチップパッケージングIC裏面に印加した電圧擾乱に対するICチップ応答の評価
- 電子情報通信学会・ハードウェアセキュリティフォーラム2022, Dec. 2022, Japanese暗号ICチップにおけるサイドチャネル漏洩のチップ厚さによる効果の評価
- デザインガイア, Nov. 2022, Japaneseセキュア半導体システムにおける電源結合網の評価
- デザインガイア, Nov. 2022, Japanese暗号モジュール搭載チップのシステムレベルセキュリティ評価
- ハードウェアセキュリティ研究会, Oct. 2022, Japanese暗号ICチップの電源電流シミュレーションとサイドチャネル漏洩評価
- 2022年電子情報通信学会ソサイエティ大会, Sep. 2022, Japaneseフリップチップパッケージングにおける裏面電圧擾乱印加によるオンチップ電圧変動の評価
- 集積回路研究会, Aug. 2022, Japanese大規模量子ビットアレイの高精度制御に向けた極低温DA変換器の設計
- 集積回路研究会, Aug. 2022, Japaneseフリップチップパッケージングにおける裏面電圧擾乱印加とICチップ応答の評価
- EMCJ2022, Jun. 2022, Japaneseイーサネット通信システムへのバルク電流注入による外部擾乱耐性の評価(2)
- 電子情報通信学会技術報告, Jan. 2022, Japaneseイーサネット通信システムへのバルク電流注入による外部擾乱耐性の評価
- 電子情報通信学会・集積回路研究会, 学生・若手研究会, Dec. 2021, Japanese電源ノイズ解析による電源経路の特徴量抽出
- ハードウェアセキュリティフォーラム, Dec. 2021, Japanese電源ノイズ解析による電源経路の特徴量抽出
- 電子情報通信学会技術報告, Dec. 2021, JapaneseデュアルモードSAR ADCを用いた電源ノイズ解析攻撃の検知手法の考案
- 電子情報通信学会技術報告, Oct. 2021, Japanese暗号モジュールからのサイドチャネル漏洩評価に向けた効率の良い電源ノイズシミュレーション手法
- IEEE EDS 第21 回関西コロキアム電子デバイスワークショップ, Sep. 2021, EnglishSecure 3D CMOS Chip Stacks with Backside Buried Metal Power Delivery Networks for Distributed Decoupling Capacitance
- 電子情報通信学会技術報告, Aug. 2021, Japanese高速非同期逐次比較型AD変換器におけるサイドチャネル漏洩特性の評価
- LSIとシステムのワークショップ2021, May 2021, Japanese車載向けICチップにおける外部擾乱のアナログ検知手法に関する検討
- 電子情報通信学会技術報告, Mar. 2021, Japanese半導体チップに潜むハードウェアトロージャンを見つけ出す高効率シミュレーション手法
- 電子情報通信学会技術報告, Mar. 2021, Japanese楕円曲線ディジタル署名チップを用いたマルチノードIoTシステムにおけるデータ真正性の検証実験
- 電子情報通信学会・集積回路研究会, Mar. 2021, Japanese車載電子機器における電磁擾乱応答の評価とin-situ検知技術
- 電子情報通信学会・集積回路研究会, Mar. 2021, Japanese暗号プロセッサへの物理攻撃に対するマルチモーダル検知・反応回路技術
- 電子情報通信学会技術報告, Jan. 2021, JapaneseCMOS裏面埋設配線による電源供給網と電源容量の形成 およびセキュリティ向け三次元積層チップへの応用[Invited]
- 電子情報通信学会・集積回路研究会, Dec. 2020, Japaneseオンチップモニタを用いた電磁擾乱in-situ検知手法の提案
- 電子情報通信学会・ハードウェアセキュリティ研究会, Dec. 2020, Japaneseオンチップモニタを用いた意図的外部擾乱の検知手法に関する検討
- 電子情報通信学会技術報告, Nov. 2020, Japanese楕円曲線ディジタル署名(ECDSA)ハードウェアモジュールの動作性能評価(II)
- 電子情報通信学会技術報告, Nov. 2020, Japaneseオンチップ電源ノイズモニタリングによるマルチチップ搭載ボード電源結合網の評価
- 2020年電子情報通信学会ソサイエティ大会, Sep. 2020, Japaneseオンチップ擾乱検知に向けたSAR ADC搭載ICチップの評価
- 電子情報通信学会技術報告, Aug. 2020, Japanese裏面埋設配線を有する2.5D積層ICチップの 電源インピーダンス低減効果
- 電子情報通信学会・集積回路研究会, Dec. 2019, Japaneseオンチップモニタを用いたチップ・チップ間ノイズ結合の評価
- 電子情報通信学会・集積回路研究会, Dec. 2019, Japanese半導体集積回路(IC)技術によるECDSAハードウェアモジュールの多重接続性能評価
- 電子情報通信学会技術報告, Nov. 2019, English楕円曲線ディジタル署名(ECDSA)ハードウェアモジュールの動作性能評価
- LSIとシステムのワークショップ2019, May 2019, Japanese暗号モジュールにおける電源ノイズとサイドチャネル漏洩の対策設計と評価法の検討
- 2019年電子情報通信学会総合大会, Mar. 2019, Japaneseオンチップ電源回路によるサイドチャネル漏洩抑制効果の解析
- 2019年電子情報通信学会総合大会, Mar. 2019, JapaneseセンサーMCUのAD変換器を悪用したアナログ情報漏洩・改竄攻撃
- 電子情報通信学会技術報告, Mar. 2019, Japanese楕円曲線デジタル署名アルゴリズムのASICチップ実装と評価
- 電子情報通信学会・集積回路研究会, Dec. 2018, Japaneseオンチップモニタを用いた暗号モジュールにおけるサイドチャネル漏洩の評価
- 電子情報通信学会学術報告, Oct. 2018, Japanese暗号モジュールにおける電源ノイズとサイドチャネル漏洩の対策(Ⅰ)
- LSIとシステムのワークショップ2018, May 2018, JapaneseIoTデバイス用センサノード向けアナログ/デジタル変換機能(ADC)におけるハードウェアセキュリティ向上に関する研究
- 電子情報通信学会学術報告, Apr. 2018, JapanesePhysical-Cyber境界におけるアナログ計測セキュリティ技術
- 計測セキュリティフォーラム2018, Apr. 2018, Japanese, 東京, Domestic conferenceアナログ計測セキュリティ技術 -センサデータ漏洩を防ぐセキュアAD変換器Poster presentation
- 電子情報通信学会総合大会, Mar. 2018, Japanese逐次比較型AD変換器に対するサイドチャネル攻撃とその対策
- 2018年暗号と情報セキュリティシンポジウム(SCIS2018), Jan. 2018, Japanese電荷再配分型SAR-ADCの変換基準電圧入力を悪用した情報改竄攻撃
- LSIとシステムのワークショップ2017, May 2017, Japanese, Domestic conference二段階遷移型インバータを利用した500MHz -52.5dB-THD電圧時間変換回路Poster presentation
- Jul. 2014, Japanese, 電子情報通信学会二段階デュアルモード容量スキャン方式を用いた1mm-Pitch 80x80-Channel 322Hz-Frame-Rateタッチセンサの設計
■ Research Themes
- 科学技術振興機構, 戦略的創造研究推進事業, さきがけ, Oct. 2022 - Mar. 2026, Principal investigator量子環境ノイズ情報を組入れる高忠実度量子制御技術の開拓
- NEDO, 官民による若手研究者発掘支援事業, 共同研究フェーズ, Oct. 2022 - Sep. 2024, Principal investigator中規模シリコン量子コンピュータ向け量子制御集積回路
- 日本学術振興会, 科学研究費助成事業, 若手研究, 神戸大学, 01 Apr. 2021 - 31 Mar. 2024中規模量子コンピュータにおける量子演算精度向上手法の研究
- 半導体パッケージ特願2023-124768, 31 Jul. 2023, 神戸大学Patent right
- システム半導体チップ、システム半導体チップの情報漏洩検出方法及びシステム半導体チップの情報漏洩抑止方法特願2019-063077, 29 Mar. 2019, 神戸大学, 特許第7248237号, 20 Mar. 2023Patent right
- 半導体装置特願2017-203848, 20 Oct. 2017, 神戸大学, 特許第7010428号, 17 Jan. 2022Patent right
- デジタルアナログ変換アレイ特願2021-210686, 24 Dec. 2021Patent right
- 積層半導体パッケージ特願2021-163849, 05 Oct. 2021Patent right
- 逐次比較型AD変換装置、半導体装置及び電子機器特願2017-214644, 07 Nov. 2017, 神戸大学, 特許第6950130号, 28 Sep. 2021Patent right
- 改ざん検知回路及び改ざん検知方法特願2021-157183, 27 Sep. 2021Patent right
- 放射線検出装置、及び、それを用いた逐次比較型アナログ-デジタル変換回路特願2020-52635, 24 Mar. 2020, 神戸大学,富山県立大学Patent right
- 半導体装置特願2020-213939, 神戸大学Patent right