研究活動情報

• 2018年 電子情報通信学会, 電子情報通信学会ELEX Best Paper Award, A low power, VLSI object recognition processorusing Sparse FIND Feature for 60fps HDTV resolution video

  松川 豪, 児玉 泰佑, 西住 友里, 梶原 弘一, 中西 知嘉子, 和泉 慎太郎, 川口 博, Goto Toshio, Kato Takeo, 吉本 雅彦

  学会誌・学術雑誌による顕彰


• 2017年09月 IEEE International Workshop on Machine Learning for Signal Processing (MLSP), Sep. 2017., Best Student Paper Award, A Layer-Block-Wise Pipeline For Memory And Bandwidth Reduction In Distributed Deep Learning

  森 陽紀, 陽川 哲也, 和泉 慎太郎, 吉本 雅彦, 川口 博, 井上 淳樹

  国際学会・会議・シンポジウム等の賞


• 2016年05月 電子情報通信学会集積回路研究専門委員会, LSIとシステムのワークショップ2016 優秀ポスター賞（学生部門）, プロセスばらつき耐性を有する低電圧動作STT-MRAM向けカウンターベース読出し回路

  梅木 洋平, 柳田 晃司, 吉本秀輔, 和泉 慎太郎, 吉本 雅彦, 川口 博, 角田 浩司, 杉井 寿博

  国内学会・会議・シンポジウム等の賞


• 2014年05月 電子情報通信学会集積回路研究専門委員会, 優秀ポスター賞, 38μAウェアラブル生体情報計測プロセッサ

  中井 陽三郎, 和泉 慎太郎, 山下 顕, 中野 将尚, 藤井 貴英, 小西 恵大, 川口 博, 木村 啓明, 丸元 共治, 渕上 貴昭, 藤森 敬和, 中嶋 宏, 志賀 利一, 吉本 雅彦

  日本国

  国内学会・会議・シンポジウム等の賞


• 2008年07月 株式会社 半導体理工学研究センター, 優秀ポスター賞, 発話推定を用いたインテリジェント認識システムの低消費電力化技術

  野口紘希, 川口 博


• 2008年07月 STARC, STARCフォーラム/シンポジウム2008 学生ポスターセッション 優秀ポスター賞受賞, 発話推定を用いたインテリジェント認識システムの低消費電力化技術

  野口 紘希, 川口 博


• 2008年04月 財団法人 電気・電子学術振興財団, 第10回LSI IPデザイン・アワード 研究助成賞, 長波帯標準電波を用いた低電力センサノードの垂直統合設計

  大竹 優, 一圓 真澄, 竹内 隆, 祗園 昭宏, 三上 真司, 藤原 英弘, 川口 博, 太田 能, 吉本 雅彦


• 2008年04月 財団法人 電気・電子学術振興財団, 第10回LSI IPデザイン・アワード IP賞 2, サブ100mW H.264/AVC MP@L4.1 HDTV 解像度対応整数画素精度動き検出プロセッサコア

  水野 孝祐, 宮越 純一, 村地 勇一郎, 濱本 真生, 飯沼 隆弘, 石原 朋和, 印 芳, 上農 哲也, 川口 博, 吉本 雅彦


• 2008年04月 財団法人 電気・電子学術振興財団, 第10回LSI IPデザイン・アワード IP賞 1, VGA 30fps 実時間動画像認識応用オプティカルフロープロセッサコア

  村地 勇一郎, 福山 祐貴, 山本 亮, 宮越 純一, 川口 博, 吉本 雅彦, 石原 一, 深山 正幸, 松田 吉雄


• 2007年12月 IEEE, SENSORCOMM 2007 ENOPT 2008 Workshop Best Paper Award, Cross-Layer Design for Low-Power Wireless Sensor Node Using Long-Wave Standard Time Code

  OTAKE Yu, ICHIEN Masumi, TAKEUCHI Takashi, GION Akihiro, MIKAMI Shinji, FUJIWARA Hidehiro, KAWAGUCHI Hiroshi, OHTA Chikara, YOSHIMOTO Masahiko


• 2007年11月 電子情報通信学会, 第11回システムLSIワークショップ IEEEシステムLSI技術賞, DVS環境下での小面積・低電圧動作8T SRAMの設計-32nm世代以降で8Tセルが小面積・低電圧動作を同時に実現

  森田泰弘, 藤原英弘, 野口紘希, 井口友輔, 新居浩二, 川口 博, 吉本 雅彦


• 2007年09月 東京大学大規模集積システム設計教育研究センター, IEEE SSCS Japan Chapter Outstanding Design Award, ビット線電力を削減する，動画像処理応用 10T 非プリチャージ 2-port SRAM

  井口友輔, 野口紘希, 奥村俊介, 藤原英弘, 森田泰弘, 新居浩二, 川口 博, 吉本 雅彦


• 2007年04月 財団法人 電気・電子学術振興財団, 第9回LSI IPデザイン・アワード 開発奨励賞, 消費電力を50%削減する動的電圧/周波数スケーリング型H.264 Main Profile@Level 4ビデオデコーダLSI

  川上健太郎, 竹村淳, 黒田光彦, 川口 博, 吉本 雅彦


• 2007年04月 財団法人 電気・電子学術振興財団, 第9回LSI IPデザイン・アワード IP賞 2, ット線電力を53%削減できる実時間動画像処理応用2ポートSRAM

  藤原英弘, 新居浩二, 宮越純一, 村地 勇一郎, 森田泰弘, 野口紘希, 川口 博, 吉本 雅彦


• 2007年04月 財団法人 電気・電子学術振興財団, 第9回LSI IPデザイン・アワード IP賞 1, 超並列画像処理のための，任意位置・水平垂直連続複数画素を同時アクセスできるメモリアーキテクチャ

  石原朋和, 宮越純一, 村地 勇一郎, 川口 博, 吉本 雅彦


• 2007年02月 IEEE, IEEE Kansai Section 2006 Gold Award, 低電力回路技術によるIEEEへの貢献

  川口 博


• 2005年02月 IEEE International Solid-State Circuits Conference, IEEE International Solid-State Circuits Conference Takuo Sugano Outstanding Paper Award, Cut-and-Paste Organic FET Customized ICs for Application to Artificial Skin

  SOMEYA Takao, KAWAGUCHI Hiroshi, SAKURAI Takayasu

• Evaluation of Patients' Levels of Walking Independence Using Inertial Sensors and Neural Networks in an Acute-Care Hospital.

  Tatsuya Sugimoto, Nobuhito Taniguchi, Ryoto Yoshikura, Hiroshi Kawaguchi, Shintaro Izumi

  This study aimed to evaluate walking independence in acute-care hospital patients using neural networks based on acceleration and angular velocity from two walking tests. Forty patients underwent the 10-m walk test and the Timed Up-and-Go test at normal speed, with or without a cane. Physiotherapists divided the patients into two groups: 24 patients who were monitored or independent while walking with a cane or without aids in the ward, and 16 patients who were not. To classify these groups, the Transformer model analyzes the left gait cycle data from eight inertial sensors. The accuracy using all the sensor data was 0.836. When sensor data from the right ankle, right wrist, and left wrist were excluded, the accuracy decreased the most. When analyzing the data from these three sensors alone, the accuracy was 0.795. Further reducing the number of sensors to only the right ankle and wrist resulted in an accuracy of 0.736. This study demonstrates the potential of a neural network-based analysis of inertial sensor data for clinically assessing a patient's level of walking independence.

  2024年05月, Bioengineering (Basel, Switzerland), 11(6) (6), 英語, 国際誌

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Effects of the walking independence on lower extremity and trunk muscle activity during straight-leg raising following incomplete cervical cord injury.

  Tatsuya Sugimoto, Ryoto Yoshikura, Toshiyuki Maezawa, Kojiro Mekata, Yuya Ueda, Hiroshi Kawaguchi, Shintaro Izumi

  The purpose of this study was to compare the acceleration and surface electromyography (EMG) of the lower extremity and trunk muscles during straight-leg raising (SLR) in patients with incomplete cervical cord injury according to their levels of walking independence. Twenty-four patients were measured acceleration and EMG during SLR held for 10 s. Data were analyzed separately for the dominant and nondominant sides and compared between the nonindependent (NI) and independent (ID) groups based on their levels of walking independence. Frequency analysis of the EMG showed that the high-frequency (HF) band of the contralateral biceps femoris (BF) in the ID group and bands below the medium-frequency (MF) of the BF and the HF and MF bands of the rectus abdominis in the NI group were significantly higher during dominant and nondominant SLR. During the nondominant SLR, the low-frequency band of the internal oblique and the MF band of the external oblique were significantly higher in the NI group. The ID group mobilized muscle fiber type 2 of the BF, whereas the NI group mobilized type 1 of the BF and types 2 and 1 of the trunk muscles to stabilize the pelvis. This result was more pronounced during the nondominant SLR.

  2024年02月, Scientific reports, 14(1) (1), 4363 - 4363, 英語, 国際誌

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A Case Study for Improving Performances of Deep-Learning Processor with MRAM

  Ryotaro Ohara, Atsushi Fukunaga, Masakazu Taichi, Masaya Kabuto, Riku Hamabe, Masato Ikegawa, Shintaro Izumi, Hiroshi Kawaguchi

  2024年02月, IPSJ Transactions on System LSI Design Methodology, 17, 7 - 15

  研究論文（学術雑誌）


• Ultrasonic raytracing Simulation Method for Data Augmentation to Surveil the Bathroom with Digital Twins

  Hiroshi Kawaguchi

  2024年, Ieee Uffc Latin America Ultrasonics Symposium, Laus

  研究論文（学術雑誌）


• A Case Study for Improving Performances of Deep-Learning Processor with MRAM.

  Ryotaro Ohara, Atsushi Fukunaga, Masakazu Taichi, Masaya Kabuto, Riku Hamabe, Masato Ikegawa, Shintaro Izumi, Hiroshi Kawaguchi 0001

  2024年, IPSJ Trans. Syst. LSI Des. Methodol., 17, 7 - 15

  研究論文（学術雑誌）


• Wearable Perspiration Characteristic Sensor Using Bi-Directional Driver Circuit.

  Ryo Takamatsu, Shintaro Izumi, Hiroshi Kawaguchi 0001

  2024年, ICCE, 1 - 6

  研究論文（国際会議プロシーディングス）


• An Ultrasound-Based Surveillance System for Bathroom Posture and Location Estimation.

  Shun Sato, Ryotaro Ohara, M. Shahrul Amir Kamarulzaman, Yuto Yasuda, Shintaro Izumi, Hiroshi Kawaguchi 0001

  2024年, ICCE, 1 - 5

  研究論文（国際会議プロシーディングス）


• 15-ch Wearable Body Surface Potential Sensor for Wireless Electrocardiogram Monitoring.

  Yusaku Goto, Shintaro Izumi, Ryotaro Ohara, Teppei Araki, Sho Murase, Hiroshi Kawaguchi 0001

  2024年, ICCE, 1 - 5

  研究論文（国際会議プロシーディングス）


• A Mixed-Precision Quantization Method without Accuracy Degradation Using Semilayers

  Hiroshi Kawaguchi

  2023年, Proceedings of Machine Learning Research

  研究論文（学術雑誌）


• Estimating Person Location in Bathroom with Spatial Ultrasound and Variational autoencoder

  Shun Sato, Yuto Yasuda, Ryotaro Ohara, Riku Hamabe, Takayuki Genda, Shoya Imanaka, Shintaro Izumi, Hiroshi Kawaguchi

  2023年, IEEE International Ultrasonics Symposium, IUS

  研究論文（国際会議プロシーディングス）


• Contactless respiration measurement system using 25-kHz spatial ultrasound Doppler sensor

  Kousei Kawai, Ryotaro Ohara, Shun Sato, Toru Ishii, Shintaro Izumi, Hiroshi Kawaguchi

  2023年, IEEE International Ultrasonics Symposium, IUS

  研究論文（国際会議プロシーディングス）


• An ultrasonic raytracing simulation method for bathroom surveillance

  M. Shahrul Amir Kamarulzaman, Riku Hamabe, Yuto Yasuda, Ryotaro Ohara, Shun Sato, Shintaro Izumi, Hiroshi Kawaguchi

  2023年, IEEE International Ultrasonics Symposium, IUS

  研究論文（国際会議プロシーディングス）


• Quantitative Evaluation Method of Timed Up and Go Test for Hospitalized Patients Using Inertial Sensors.

  Tatsuya Sugimoto, Ryoto Yoshikura, Hiroshi Kawaguchi 0001, Shintaro Izumi

  2023年, BSN, 1 - 4

  研究論文（国際会議プロシーディングス）

  神戸大学リポジトリ（Kernel）へのリンク


• Increasing the Sensitivity of Piezoelectric Pulse Wave Sensors for Pulse Wave Propagation Measurement

  Ishibashi, M., Izumi, S., Takamatsu, R., Yoshimoto, S., Noda, Y., Araki, T., Uemura, T., Sekitani, T., Kawaguchi, H.

  2023年, IEEE Sensors Letters, 7(9) (9)

  研究論文（学術雑誌）


• Self-Supervised Learning with Atom Replacement for Catalyst Energy Prediction by Graph Neural Networks.

  Yasufumi Sakai, Thang Dang, Shigeki Fukuta, Koichi Shirahata, Atsushi Ishikawa, Atsuki Inoue, Hiroshi Kawaguchi, Árni Björn Höskuldsson, Egill Skúlason

  2023年, INNS DLIA@IJCNN, 458 - 467

  研究論文（国際会議プロシーディングス）


• Semilayer-Wise Partial Quantization Without Accuracy Degradation or Back Propagation.

  Tomoya Matsuda, Kengo Matsumoto, Atsuki Inoue, Hiroshi Kawaguchi, Yasufumi Sakai

  Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), 2023年, ICANN (9), 14262 LNCS, 283 - 295

  研究論文（国際会議プロシーディングス）

  神戸大学リポジトリ（Kernel）へのリンク


• A 1W8R 20T SRAM Codebook for 20% Energy Reduction in Mixed-Precision Deep-Learning Inference Processor System.

  Ryotaro Ohara, Masaya Kabuto, Masakazu Taichi, Atsushi Fukunaga, Yuto Yasuda, Riku Hamabe, Shintaro Izumi, Hiroshi Kawaguchi

  2023年, AICAS, 1 - 5

  研究論文（国際会議プロシーディングス）


• 3D Reconstruction from Outdoor Ultrasonic Image Using Variation Autoencoder

  Ryotaro Ohara, Yuto Yasuda, Riku Hamabe, Ishii Toru, Shintaro Izumi, Hiroshi Kawaguchi

  IEEE, 2022年10月, 2022 IEEE International Ultrasonics Symposium (IUS)


• Millimeter-Precision Ultrasonic DSSS Positioning Technique With Geometric Triangle Constraint

  Toru, I., Yasuda, Y., Sato, S., Izumi, S., Kawaguchi, H.

  Institute of Electrical and Electronics Engineers ({IEEE}), 2022年08月, IEEE Sensors Journal, 22(16) (16), 16202 - 16211

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Effectiveness of the heartbeat interval error and compensation method on heart rate variability analysis

  Ayaka Shintomi, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  Institution of Engineering and Technology ({IET}), 2022年02月, Healthcare Technology Letters, 9(1-2) (1-2), 9 - 15, 英語, 国際誌

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Greedy search algorithm for partial quantization of convolutional neural networks inspired by submodular optimization

  Tsuji, S., Yamada, F., Kawaguchi, H., Inoue, A., Sakai, Y.

  2022年, Neural Computing and Applications

  研究論文（学術雑誌）


• Automatic Pruning Rate Derivation for Structured Pruning of Deep Neural Networks.

  Yasufumi Sakai, Akinori Iwakawa, Tsuguchika Tabaru, Atsuki Inoue, Hiroshi Kawaguchi

  IEEE, 2022年, 26th International Conference on Pattern Recognition(ICPR), 2561 - 2567

  研究論文（国際会議プロシーディングス）


• Channel-wise quantization without accuracy degradation using Δloss analysis.

  Kazuki Okado, Kengo Matsumoto, Atsuki Inoue, Hiroshi Kawaguchi, Yasufumi Sakai

  ACM, 2022年, ICMLT 2022: 7th International Conference on Machine Learning Technologies(ICMLT), 56 - 61

  研究論文（国際会議プロシーディングス）


• Machine Learning-Based Severity Classification of Spinal Cord Injury Patients Using Straight Leg Raising Test.

  Ryoto Yoshikura, Shintaro Izumi, Tatsuya Sugimoto, Hiroshi Kawaguchi

  IEEE, 2022年, 2022 IEEE Sensors, 1 - 4

  研究論文（国際会議プロシーディングス）


• Non-contact Atrial Fibrillation Detection using a 24-GHz Microwave Doppler Radar.

  Shintaro Izumi, Sho Murase, Itsumi Fukuda, Kenta Taki, Kazunori Toyama, Tadashi Inuzuka, Hideki Mochizuki, Hiroshi Kawaguchi

  IEEE, 2022年, 2022 IEEE Sensors, 1 - 4

  研究論文（国際会議プロシーディングス）


• 20-µs Accuracy Time-Synchronization Method using Bluetooth Low Energy for Internet-of-Things Sensors.

  Masayasu Harada, Shintaro Izumi, Ryosuke Kozeni, Yukiko Yoshikawa, Toru Ishii, Hiroshi Kawaguchi, Shohei Uemura, Kaname Araki

  IEEE, 2022年, 19th IEEE Annual Consumer Communications & Networking Conference(CCNC), 181 - 186

  研究論文（国際会議プロシーディングス）

  神戸大学リポジトリ（Kernel）へのリンク


• Rapid Method Using Deep Learning With Multi-Focus Microphotographs To Measure Submicrometric Structures And Its Evaluation

  Narukage, R., Okada, G., Kawaguchi, H.

  2021年, Journal of Laser Micro Nanoengineering, 16(2) (2)

  研究論文（学術雑誌）


• A High-Speed Neural Architecture Search Considering the Number of Weights.

  Fuyuka Yamada, Satoki Tsuji, Hiroshi Kawaguchi, Atsuki Inoue, Yasufumi Sakai

  Springer, 2021年, KI 2021: Advances in Artificial Intelligence - 44th German Conference on AI(KI), 12873 LNAI, 109 - 115

  研究論文（国際会議プロシーディングス）


• Greedy Search Algorithm for Mixed Precision in Post-Training Quantization of Convolutional Neural Network Inspired by Submodular Optimization.

  Satoki Tsuji, Hiroshi Kawaguchi, Atsuki Inoue, Yasufumi Sakai, Fuyuka Yamada

  PMLR, 2021年, Asian Conference on Machine Learning(ACML), 886 - 901

  研究論文（国際会議プロシーディングス）


• 12.5-m Distance Measurement in High-Interference Environment Using Ultrasonic Array Sensors.

  Yukiko Yoshikawa, Yuto Yasuda, Toru Ishii, Shintaro Izumi, Hiroshi Kawaguchi

  IEEE, 2021年, IEEE International Instrumentation and Measurement Technology Conference(I2MTC), 1 - 6

  研究論文（国際会議プロシーディングス）


• Subcentimeter Precision Ranging System for Moving Targets With a Doppler-Effect- Compensated Ultrasonic Direct Sequence Spread Spectrum.

  Toru Ishii, Yukiko Yoshikawa, Shintaro Izumi, Hiroshi Kawaguchi

  2021年, IEEE Trans. Instrum. Meas., 70, 1 - 8

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Heartbeat Interval Error Compensation Method for Low Sampling Rates Photoplethysmography Sensors

  Kento Watanabe, Shintaro Izumi, Yuji Yano, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2020年06月, IEICE TRANSACTIONS ON COMMUNICATIONS, E103B(6) (6), 645 - 652, 英語

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• GPQ: Greedy Partial Quantization of Convolutional Neural Networks Inspired by Submodular Optimization

  Hiroshi Kawaguchi

  2020年, 5TH INTERNATIONAL CONFERENCE ON SOFT COMPUTING & MACHINE INTELLIGENCE (ISCMI)

  研究論文（学術雑誌）


• Doppler shift compensation technique for ultrasonic DSSS ranging system.

  Toru Ishii, Yukiko Yoshikawa, Shintaro Izumi, Hiroshi Kawaguchi

  IEEE, 2020年, 2020 IEEE International Instrumentation and Measurement Technology Conference(I2MTC), 1 - 6

  研究論文（国際会議プロシーディングス）


• A 1.15-TOPS 6.57-TOPS/W Neural Network Processor for Multi-Scale Object Detection With Reduced Convolutional Operations.

  Reiya Kawamoto, Masakazu Taichi, Masaya Kabuto, Daisuke Watanabe, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi, Go Matsukawa, Toshio Goto, Motoshi Kojima

  2020年, IEEE J. Sel. Top. Signal Process., 14(4) (4), 634 - 645

  研究論文（学術雑誌）


• Heartbeat Interval Error Compensation Method for Low Sampling Rates Photoplethysmography Sensors.

  Kento Watanabe, Shintaro Izumi, Yuji Yano, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2020年, IEICE Trans. Commun., 103-B(6) (6), 645 - 652

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• An Architectural Study for Inference Coprocessor Core at the Edge in IoT Sensing.

  Daisuke Watanabe, Yuji Yano, Shintaro Izumi, Hiroshi Kawaguchi, Kiyoshi Takeuchi, Toshiro Hiramoto, Shoichi Iwai, Masami Murakata, Masahiko Yoshimoto

  IEEE, 2020年, 2nd IEEE International Conference on Artificial Intelligence Circuits and Systems(AICAS), 305 - 309

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 1.15-TOPS 6.57-TOPS/W DNN Processor for Multi-Scale Object Detection.

  Reiya Kawamoto, Masakazu Taichi, Masaya Kabuto, Daisuke Watanabe, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  IEEE, 2020年, 2nd IEEE International Conference on Artificial Intelligence Circuits and Systems(AICAS), 203 - 207

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Low-Power Photoplethysmography Sensor using Correlated Double Sampling and Reference Readout Circuit

  Kana Sasai, Shintaro Izumi, Kento Watanabe, Yuji Yano, Hiroshi Kawaguchi, Masahiko Yoshimoto

  Institute of Electrical and Electronics Engineers Inc., 2019年10月, Proceedings of IEEE Sensors, 2019-, 英語

  研究論文（国際会議プロシーディングス）


• An IoT Sensor Node SoC with Dynamic Power Scheduling for Sustainable Operation in Energy Harvesting Environment.

  Yuji Yano, Seiya Yoshida, Shintaro Izumi, Hiroshi Kawaguchi, Tetsuya Hirose, Masaya Miyahara, Teruki Someya, Kenichi Okada, Ippei Akita, Yoshihiko Kurui, Hideyuki Tomizawa, Masahiko Yoshimoto

  IEEE, 2019年, IEEE Asian Solid-State Circuits Conference(A-SSCC), 267 - 270

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Heartbeat Interval Error Compensation Method Using Multiple Linear Regression for Photoplethysmography Sensors.

  Seiya Yoshida, Shintaro Izumi, Yuki Nishikawa, Kento Watanabe, Kana Sasai, Yuji Yano, Hiroshi Kawaguchi, Masahiko Yoshimoto

  IEEE, 2019年, 2019 IEEE Biomedical Circuits and Systems Conference(BioCAS), 1 - 4

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Energy-Efficient Spectral Analysis Method Using Autoregressive Model-Based Approach for Internet of Things.

  Seiya Yoshida, Shintaro Izumi, Koichi Kajihara, Yuji Yano, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2019年, IEEE Trans. Circuits Syst. I Regul. Pap., 66-I(10) (10), 3896 - 3905, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Multimodal Cardiovascular Information Monitor Using Piezoelectric Transducers for Wearable Healthcare.

  Takaaki Okano, Shintaro Izumi, Takumi Katsuura, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2019年, J. Signal Process. Syst., 91(9) (9), 1053 - 1062, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Non-Contact Instantaneous Heart Rate Extraction System Using 24-GHz Microwave Doppler Sensor.

  Shintaro Izumi, Takaaki Okano, Daichi Matsunaga, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2019年, IEICE Trans. Commun., 102-B(6) (6), 1088 - 1096, 英語

  [査読有り]

  研究論文（学術雑誌）


• Low-Noise Photoplethysmography Sensor Using Correlated Double Sampling for Heartbeat Interval Acquisition.

  Kento Watanabe, Shintaro Izumi, Kana Sasai, Yuji Yano, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2019年, IEEE Trans. Biomed. Circuits and Systems, 13(6) (6), 1552 - 1562, 英語, 国際誌

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A 28-nm FD-SOI 8T Dual-Port SRAM for Low-Energy Image Processor With Selective Sourceline Drive Scheme.

  Haruki Mori, Tomoki Nakagawa, Yuki Kitahara, Yuta Kawamoto, Kenta Takagi, Shusuke Yoshimoto, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2019年, IEEE Trans. Circuits Syst. I Regul. Pap., 66-I(4) (4), 1442 - 1453, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Estimating metabolic equivalents for activities in daily life using acceleration and heart rate in wearable devices

  中西 基文, 和泉 慎太郎, 川口 博, 吉本 雅彦, SHIGA Toshikazu, ANDO Takafumi, NAKAE Satoshi, USUI Chiyoko, AOYAMA Tomoko, TANAKA Shigeho

  BACKGROUND: Herein, an algorithm that can be used in wearable health monitoring devices to estimate metabolic equivalents (METs) based on physical activity intensity data, particularly for certain activities in daily life that make MET estimation difficult. RESULTS: Energy expenditure data were obtained from 42 volunteers using indirect calorimetry, triaxial accelerations and heart rates. The proposed algorithm used the percentage of heart rate reserve (%HRR) and the acceleration signal from the wearable device to divide the data into a middle-intensity group and a high-intensity group (HIG). The two groups were defined in terms of estimated METs. Evaluation results revealed that the classification accuracy for both groups was higher than 91%. To further facilitate MET estimation, five multiple-regression models using different features were evaluated via leave-one-out cross-validation. Using this approach, all models showed significant improvements in mean absolute percentage error (MAPE) of METs in the HIG, which included stair ascent, and the maximum reduction in MAPE for HIG was 24% compared to the previous model (HJA-750), which demonstrated a 70.7% improvement ratio. The most suitable model for our purpose that utilized heart rate and filtered synthetic acceleration was selected and its estimation error trend was confirmed. CONCLUSION: For HIG, the MAPE recalculated by the most suitable model was 10.5%. The improvement ratio was 71.6% as compared to the previous model (HJA-750C). This result was almost identical to that obtained from leave-one-out cross-validation. This proposed algorithm revealed an improvement in estimation accuracy for activities in daily life; in particular, the results included estimated values associated with stair ascent, which has been a difficult activity to evaluate so far.

  2018年07月, BioMedical Engineering OnLine, 17(1) (1), 100 - 100, 英語, 国際誌

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A 5-ms Error, 22-A Photoplethysmography Sensor Using Current Integration Circuit and Correlated Double Sampling

  渡辺 健斗, 和泉 慎太郎, 矢野 祐二, 川口 博, 吉本 雅彦

  This paper presents a low-power Photoplethysmography (PPG) sensing method. The PPG is commonly used in recent wearable devices to detect cardiovascular information including heartbeat. The heartbeat is useful for physical activity and stress monitoring. However, the PPG circuit consumes large power because it consists of LED and photodiode. To reduce its power consumption without accuracy degradation, a cooperative design of circuits and algorithms is proposed in this work. A straightforward way to reduce the power is intermittent driving of LED, but there is a disadvantage that the signal is contaminated by a noise while circuit switching. To overcome this problem, we introduce correlated double sampling (CDS) method, which samples an integration circuit output twice with short intervals after the LED turns on and uses the difference of these voltage. Furthermore, an up-conversion method using linear interpolation, and an error correction using autocorrelation are introduced. The proposed PPG sensor, which consists of the LED, the photodiode, the current integration circuit, a CMOS switch, an A/D converter, and an MCU, is prototyped. It is evaluated by actual measurement with 22-year-old subject. The measurement results show that 22-μA total current consumption is achieved with 5-ms mean absolute error.

  2018年07月, the 40th International Engineering in Medicine and Biology Conference, 2018, 5566 - 5569, 英語, 国際誌

  [査読有り]

  研究論文（学術雑誌）


• Sampling Rate Reduction for Wearable Heart Rate Variability Monitoring

  Yuki Nishikawa, Shintaro Izumi, Yuji Yano, Hiroshi Kawaguchi, Masahiko Yoshimoto

  Institute of Electrical and Electronics Engineers Inc., 2018年04月, Proceedings - IEEE International Symposium on Circuits and Systems, 2018-, 英語

  研究論文（国際会議プロシーディングス）


• A 11.3-µA Physical Activity Monitoring System Using Acceleration and Heart Rate

  中西 基文, 和泉 慎太郎, 塚原 美緒, 川口 博, KIMURA Hiromitsu, MARUMOTO Kyoji, FUCHIKAMI Takaaki, FUJIMORI Yoshikazu, 吉本 雅彦

  2018年04月, IEICE Transactions on Electronics, E101C(4) (4), 233 - 242, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• マイクロ波ドップラーセンサを用いた非接触生体認証 (ヘルスケア・医療情報通信技術)

  岡野 孝昭, 和泉 慎太郎, 川口 博, 吉本 雅彦

  電子情報通信学会, 2018年03月, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 117(511) (511), 17 - 20, 日本語

  研究論文（研究会，シンポジウム資料等）


• Design of SRAM Resilient Against Dynamic Voltage Variations

  Hiroshi Kawaguchi

  2018年, VLSI Design and Test for Systems Dependability

  研究論文（学術雑誌）


• A Low-Latency DMR Architecture with Fast Checkpoint Recovery Scheme Using Simultaneously Copyable SRAM

  Hiroshi Kawaguchi

  2018年, VLSI Design and Test for Systems Dependability

  研究論文（学術雑誌）


• Secondary bone/soft tissue sarcoma in childhood cancer survivors: a nationwide hospital-based case-series study in Japan

  Hiroshi Kawaguchi

  2018年, Japanese Journal of Clinical Oncology

  研究論文（学術雑誌）


• Secondary cancer after a childhood cancer diagnosis: viewpoints considering primary cancer

  Hiroshi Kawaguchi

  2018年, International Journal of Clinical Oncology

  研究論文（学術雑誌）


• Secondary Thyroid Cancer After the Diagnosis of Childhood Cancer: Hospital-Based Case Series

  Hiroshi Kawaguchi

  2018年, Pediatric Blood and Cancer

  研究論文（学術雑誌）


• Delayed Weight Update for Faster Convergence in Data-Parallel Deep Learning.

  Tetsuya Youkawa, Haruki Mori, Yuki Miyauchi, Kazuki Yamada, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2018年, 2018 IEEE GLOBAL CONFERENCE ON SIGNAL AND INFORMATION PROCESSING (GLOBALSIP 2018), 663 - 667, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A low power, VLSI object recognition processor using Sparse FIND feature for 60 fps HDTV resolution video [IEICE Electronics Express Vol. 14(2017) No. 15 pp. 20170668].

  Go Matsukawa, Taisuke Kodama, Yuri Nishizumi, Koichi Kajihara, Chikako Nakanishi, Shintaro Izumi, Hiroshi Kawaguchi, Toshio Goto, Takeo Kato, Masahiko Yoshimoto

  2018年, IEICE Electronic Express, 15(12) (12), 20188003 - 20188003, 英語

  [査読有り]

  研究論文（学術雑誌）


• Layer Skip Learning using LARS variables for 39% Faster Conversion Time and Lower Bandwidth

  宮内 勇貴, 森 陽紀, 陽川 哲也, 山田 和樹, 和泉 慎太郎, 吉本 雅彦, 川口 博

  2018年, IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 673 - 676, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Sampling Rate Reduction for Wearable Heart Rate Variability Monitoring

  Nishikawa, Yuki, Izumi, Shintaro, Yano, Yuji, Kawaguchi, Hiroshi, Yoshimoto, Masahiko

  2018年, 2018 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Hardware Implementation of Autoregressive Model Estimation Using Burg’s Method for Low-Energy Spectral Analysis

  西河 有貴, 和泉 慎太郎, 吉田 聖也, 矢野 祐二, 川口 博, 吉本 雅彦

  2018年, IEEE Workshop on Signal Processing Systems 2018, 199 - 204, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Adaptive Learning Rate Adjustment with Short-Term Pre-Training in Data-Parallel Deep Learning

  Yamada, Kazuki, Mori, Haruki, Youkawa, Tetsuya, Miyauchi, Yuki, Izumi, Shintaro, Yoshimoto, Masahiko, Kawaguchi, Hiroshi

  2018年, PROCEEDINGS OF THE 2018 IEEE INTERNATIONAL WORKSHOP ON SIGNAL PROCESSING SYSTEMS (SIPS), 100 - 105, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 28-nm FD-SOI Dual-Port SRAM with MSB-Based Inversion Logic for Low-Power Deep Learning

  Mori, Haruki, Izumi, Shintaro, Kawaguchi, Hiroshi, Yoshimoto, Masahiko

  2018年, 2018 25TH IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS), 161 - 164, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Non-Contact Biometric Identification and Authentication Using Microwave Doppler Sensor

  岡野 孝昭, 和泉 慎太郎, 川口 博, 吉本 雅彦

  2017年10月, The 13th IEEE BioMedical Circuits and Systems Conference(BioCAS), pp.392-395, Oct. 2017., 392 - 395, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A swallowable sensing device platform with wireless power feeding and chemical reaction actuator.

  Ryota Nakamura, Shintaro Izumi, Hiroshi Kawaguchi, Hidetoshi Ohta, Masahiko Yoshimoto

  This paper presents a swallowable sensor device that can be ingested orally, later passing to the stomach, where the device can indwell for long periods. Using wireless communication, it can be egested at any time after it is triggered. This device can indwell using a silicone balloon in the gastrointestinal tract. A chemical reaction inflates the balloon inside the stomach. Then it is deflated to egest the sensor device using an actuator with electrolysis of water. Energy for the actuator with electrolysis can be fed wirelessly. Near field communication and a flexible antenna are used for power feeding and wireless data communication. Because of the flexible balloon and the flexible antenna, the device size can be minimized without performance degradation.

  2017年07月, Conference proceedings : ... Annual International Conference of the IEEE Engineering in Medicine and Biology Society. IEEE Engineering in Medicine and Biology Society. Annual Conference, 2017, 3040 - 3043, 英語, 国際誌

  [査読有り]

  研究論文（学術雑誌）


• A contact-less heart rate sensor system for driver health monitoring

  和泉 慎太郎, 松永 大地, 中村 亮太, 川口 博, 吉本 雅彦

  2017年07月, The 39th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC’17), July. 2017, 英語

  研究論文（国際会議プロシーディングス）


• A low power, VLSI object recognition processor using Sparse FIND feature for 60 fps HDTV resolution video

  Matsukawa, Go, Kodama, Taisuke, Nishizumi, Yuri, Kajihara, Koichi, Nakanishi, Chikako, Izumi, Shintaro, Kawaguchi, Hiroshi, Goto, Toshio, Kato, Takeo, Yoshimoto, Masahiko

  2017年04月, IEICE ELECTRONICS EXPRESS, 14(15) (15), 1 - 12, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A Novel Test Scheme for Detecting Faulty Recall Margin Cells for6T-4C FeRAM,

  梅木 洋平, 和泉 慎太郎, 北原 弘登, 中川 知己, 柳田 晃司, 吉本秀輔, 川口 博, 吉本 雅彦, 木村 啓明, 丸元 共治, 渕上 貴昭, 藤森 敬和

  神戸大学大学院工学研究科, 2017年02月, Memoirs of the Graduate Schools of Engineering and SystemInformatics Kobe University, no. 8, pp. 5-8, Feb. 2017., 8, 英語

  [査読有り]

  研究論文（大学，研究機関等紀要）

  神戸大学リポジトリ（Kernel）へのリンク


• A 19-μA Metabolic Equivalents Monitoring SoC Using Adaptive Sampling

  塚原 美緒, 和泉 慎太郎, 中西 基文, 川口 博, 木村啓明, 丸元共治, 渕上貴昭, 藤森敬和, 吉本 雅彦

  2017年, IEEE Asia and South Pacific Design Automation Conference (ASP-DAC) University LSI Design Contest, pp. 37-38, Jan. 2017, 37 - 38, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A LAYER-BLOCK-WISE PIPELINE FOR MEMORY AND BANDWIDTH REDUCTION IN DISTRIBUTED DEEP LEARNING

  Mori, Haruki, Youkawa, Tetsuya, Izumi, Shintaro, Yoshimoto, Masahiko, Kawaguchi, Hiroshi, Inoue, Atsuki

  2017年, 2017 IEEE 27TH INTERNATIONAL WORKSHOP ON MACHINE LEARNING FOR SIGNAL PROCESSING, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Wearable pulse wave velocity sensor using flexible piezoelectric film array.

  Takumi Katsuura, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi, Shusuke Yoshimoto, Tsuyoshi Sekitani

  IEEE, 2017年, Proc. of IEEE Biomedical Circuits and Systems Conference (BioCAS), pp. 721–724, Oct. 2017, 1 - 4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Multimodal Cardiovascular Information Monitor using Piezoelectric Transducers for Wearable Healthcare

  Okano, Takaaki, Izumi, Shintaro, Katsuura, Takumi, Kawaguchi, Hiroshi, Yoshimoto, Masahiko

  2017年, 2017 IEEE INTERNATIONAL WORKSHOP ON SIGNAL PROCESSING SYSTEMS (SIPS), 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• FPGA Implementation of Object Recognition Processor for HDTV Resolution Video Using Sparse FIND Feature

  Nishizumi, Yuri, Matsukawa, Go, Kajihara, Koichi, Kodama, Taisuke, Izumi, Shintaro, Kawaguchi, Hiroshi, Nakanishi, Chikako, Goto, Toshio, Kato, Takeo, Yoshimoto, Masahiko

  2017年, 2017 IEEE INTERNATIONAL WORKSHOP ON SIGNAL PROCESSING SYSTEMS (SIPS), 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Capacitively coupled ECG sensor system with digitally assisted noise cancellation for wearable application.

  Yuki Nagasato, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  IEEE, 2017年, The 13th IEEE BioMedical Circuits and Systems Conference(BioCAS), pp.400-403, Oct. 2017., 1 - 4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A METABOLIC EQUIVALENTS ESTIMATION ALGORITHM USING TRIAXIAL ACCELEROMETER AND ADAPTIVE SAMPLING FOR WEARABLE DEVICES

  Nakanishi, Motofumi, Izumi, Shintaro, Tsukahara, Mio, Kawaguchi, Hiroshi, Yoshimoto, Masahiko

  2017年, 2017 IEEE LIFE SCIENCES CONFERENCE (LSC), 107 - 110, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Multimodal Cardiovascular Information Monitor using Piezoelectric Transducers for Wearable Healthcare

  Okano, Takaaki, Izumi, Shintaro, Katsuura, Takumi, Kawaguchi, Hiroshi, Yoshimoto, Masahiko

  2017年, 2017 IEEE INTERNATIONAL WORKSHOP ON SIGNAL PROCESSING SYSTEMS (SIPS), 1 - 10, 英語

  [査読有り][招待有り]

  研究論文（国際会議プロシーディングス）


• 消化管内へ留置する飲み込型センサの検討

  中村 亮太, 和泉 慎太郎, 川口 博, 吉本 雅彦, 太田 英敏

  2016年09月, 電気学会C部門大会, 2016年9月1日，神戸, 2016, 日本語

  研究論文（研究会，シンポジウム資料等）


• 加速度センサを用いた低消費電力運動強度推定アルゴリズム

  塚原 美緒, 中西 基文, 和泉 慎太郎, 中井 陽三郎, 川口 博, 吉本 雅彦

  2016年09月, 電気学会C部門大会, 2016年9月1日，神戸., 2016, 日本語

  研究論文（研究会，シンポジウム資料等）


• 加速度センサを用いた低消費電力運動強度推定アルゴリズム

  塚原 美緒, 中西 基文, 和泉 慎太郎, 中井 陽三郎, 川口 博, 吉本 雅彦

  2016年09月, IEICEソサイエティ大会, 2016年9月21日，札幌, 2016, 日本語

  研究論文（研究会，シンポジウム資料等）


• Swallowable sensing device for long-term gastrointestinal tract monitoring.

  Ryota Nakamura, Shintaro Izumi, Hiroshi Kawaguchi, Hidetoshi Ohta, Masahiko Yoshimoto

  This paper presents a swallowable sensor device that can be ingested orally, later arriving to the stomach, where the device can indwell for a long term and can be egested at any time after it is triggered using wireless communication. This device can inflate a silicone balloon in the gastrointestinal tract using a chemical reaction. The balloon can be deflated later using electrolysis of water at the time of egestion. A motorless chemical-reaction-based egestion method is proposed to minimize the sensor device size. This device can achieve long-term monitoring in the gastrointestinal tract.

  2016年08月, Conference proceedings : ... Annual International Conference of the IEEE Engineering in Medicine and Biology Society. IEEE Engineering in Medicine and Biology Society. Annual Conference, 2016, 3039 - 3042, 英語, 国際誌

  [査読有り]

  研究論文（学術雑誌）


• Low-power metabolic equivalents estimation algorithm using adaptive acceleration sampling.

  Mio Tsukahara, Motofumi Nakanishi, Shintaro Izumi, Yozaburo Nakai, Hiroshi Kawaguchi, Masahiko Yoshimoto

  This paper describes a proposed low-power metabolic equivalent estimation algorithm that can calculate the value of metabolic equivalents (METs) from triaxial acceleration at an adaptively changeable sampling rate. This algorithm uses four rates of 32, 16, 8 and 4 Hz. The mode of switching them is decided from synthetic acceleration. Applying this proposed algorithm to acceleration measured for 1 day, we achieved the low root mean squared error (RMSE) of calculated METs, with current consumption that was 41.5 % of the value at 32 Hz, and 75.4 % of the value at 16 Hz.

  2016年08月, Conference proceedings : ... Annual International Conference of the IEEE Engineering in Medicine and Biology Society. IEEE Engineering in Medicine and Biology Society. Annual Conference, 2016, 1878 - 1881, 英語, 国際誌

  [査読有り]

  研究論文（学術雑誌）


• A 28-nm 484-fJ/writecycle 650-fJ/readcycle 8T Three-Port FD-SOI SRAM for Image Processor

  Haruki Mori, Yohei Umeki, Shusuke Yoshimoto, Shintaro Izumi, Koji Nii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2016年08月, IEICE TRANSACTIONS ON ELECTRONICS, E99C(8) (8), 901 - 908, 英語

  [査読有り]

  研究論文（学術雑誌）


• Error Propagation Analysis for Single Event Upset considering Masking Effects on Re-Convergent Path

  Go Matsukawa, Yuta Kimi, Shuhei Yoshida, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2016年06月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E99A(6) (6), 1198 - 1205, 英語

  [査読有り]

  研究論文（学術雑誌）


• 298-fJ/writecycle 650-fJ/readcycleを実現する画像処理プロセッサ向け28-nm FD-SOI 8T 3ポートSRAM (集積回路)

  森 陽紀, 中川 知己, 北原 佑起, 河本 優太, 高木 健太, 吉本 秀輔, 和泉 慎太郎, 新居 浩二, 川口 博, 吉本 雅彦

  電子情報通信学会, 2016年04月, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 116(3) (3), 13 - 16, 日本語

  研究論文（研究会，シンポジウム資料等）


• Process variation tolerant counter base read circuit for low-voltage operating STT-MRAM

  梅木 洋平, 柳田 晃司, 黒津 弘明, 北原 弘登, 森 陽紀, 和泉 慎太郎, 吉本 雅彦, 川口 博, 吉本秀輔, 角田 浩司, 杉井 寿博

  2016年03月, DATE EMS Workshop, Mar. 2016, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Capacitively Coupled ECG Sensor using a Single Electrode with Adaptive Power-Line Noise Cancellation

  Yuta Kawamoto, Shintaro Izumi, Yoshito Tanaka, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2016年, 2016 3RD IEEE EMBS INTERNATIONAL CONFERENCE ON BIOMEDICAL AND HEALTH INFORMATICS, 212 - 215, 英語

  [査読有り][招待有り]

  研究論文（国際会議プロシーディングス）


• An Soft Error Propagation Analysis Considering Logical Masking Effect on Re-convergent Path

  Shuhei Yoshida, Go Matsukawa, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2016年, 2016 IEEE 22ND INTERNATIONAL SYMPOSIUM ON ON-LINE TESTING AND ROBUST SYSTEM DESIGN (IOLTS), 13 - 16, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A counter-based read circuit tolerant to process variation for 0.4-V operating STT-MRAM

  Yohei Umeki, Koji Yanagida, Shusuke Yoshimoto, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi, Koji Tsunoda, Toshihiro Sugii

  Information Processing Society of Japan, 2016年, IPSJ Transactions on System LSI Design Methodology, 9, 79 - 83, 英語

  [査読有り]

  研究論文（学術雑誌）


• Adaptive Noise Cancellation Method for Capacitively Coupled ECG Sensor using Single Insulated Electrode

  Yoshito Tanaka, Shintaro Izumi, Yuta Kawamoto, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2016年, PROCEEDINGS OF 2016 IEEE BIOMEDICAL CIRCUITS AND SYSTEMS CONFERENCE (BIOCAS), 296 - 299, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Non-Contact Instantaneous Heart Rate Monitoring using Microwave Doppler Sensor and Time-Frequency Domain Analysis

  Daichi Matsunaga, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2016年, 2016 IEEE 16TH INTERNATIONAL CONFERENCE ON BIOINFORMATICS AND BIOENGINEERING (BIBE), 172 - 175, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An Low-Energy 8T Dual-Port SRAM for Image Processor with Selective Sourceline Drive Scheme in 28-nm FD-SOI Process Technology

  Haruki Mori, Tomoki Nakagawa, Yuki Kitahara, Yuta Kawamoto, Kenta Takagi, Shusuke Yoshimoto, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2016年, 23RD IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS CIRCUITS AND SYSTEMS (ICECS 2016), 532 - 535, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 15-mu A Metabolic Equivalents Monitoring System using Adaptive Acceleration Sampling and Normally Off Computing

  Mio Tsukahara, Shintaro Izumi, Motofumi Nakanishi, Hiroshi Kawaguchi, Masahiko Yoshimoto, Hiromitsu Kimura, Kyoji Marumoto, Takaaki Fuchikami, Yoshikazu Fujimori

  2016年, 23RD IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS CIRCUITS AND SYSTEMS (ICECS 2016), 61 - 64, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Batteryless sensorless bicycle speed recorder with hub dynamo and STT-MRAM

  A. Tanaka, T. Douseki, Y. Umeki, H. Kawaguchi, M. Yoshimoto, K. Tsunoda, T. Sugii

  Institute of Electrical and Electronics Engineers Inc., 2015年12月, 2015 IEEE SENSORS - Proceedings, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Fast Settling All Digital PLL Using Temperature Compensated Oscillator Tuning Word Estimation Algorithm

  Keisuke Okuno, Shintaro Izumi, Kana Masaki, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2015年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A(12) (12), 2592 - 2599, 英語

  [査読有り]

  研究論文（学術雑誌）


• Normally Off ECG SoC With Non-Volatile MCU and Noise Tolerant Heartbeat Detector.

  Shintaro Izumi, Ken Yamashita, Masanao Nakano, Shusuke Yoshimoto, Tomoki Nakagawa, Yozaburo Nakai, Hiroshi Kawaguchi, Hiromitsu Kimura, Kyoji Marumoto, Takaaki Fuchikami, Yoshikazu Fujimori, Hiroshi Nakajima, Toshikazu Shiga, Masahiko Yoshimoto

  This paper describes an electrocardiograph (ECG) monitoring SoC using a non-volatile MCU (NVMCU) and a noise-tolerant instantaneous heartbeat detector. The novelty of this work is the combination of the non-volatile MCU for normally off computing and a noise-tolerant-QRS (heartbeat) detector to achieve both low-power and noise tolerance. To minimize the stand-by current of MCU, a non-volatile flip-flop and a 6T-4C NVRAM are used. Proposed plate-line charge-share and bit-line non-precharge techniques also contribute to mitigate the active power overhead of 6T-4C NVRAM. The proposed accurate heartbeat detector uses coarse-fine autocorrelation and a template matching technique. Accurate heartbeat detection also contributes system-level power reduction because the active ratio of ADC and digital block can be reduced using heartbeat prediction. Measurement results show that the fully integrated ECG-SoC consumes 6.14 μ A including 1.28- μA non-volatile MCU and 0.7- μA heartbeat detector.

  IEEE, 2015年10月, IEEE transactions on biomedical circuits and systems, 9(5) (5), 641 - 51, 英語, 国際誌

  [査読有り]

  研究論文（学術雑誌）


• A Wearable Healthcare System with a 13.7 μA Noise Tolerant ECG Processor

  IZUMI Shintaro, YAMASHITA Ken, NAKANO Masanao, KAWAGUCHI Hiroshi, KIMURA Hiromitsu, MARUMOTO Kyoji, FUCHIKAMI Takaaki, FUJIMORI Yoshikazu, NAKAJIMA Hiroshi, SHIGA Toshikazu, YOSHIMOTO Masahiko

  To prevent lifestyle diseases, wearable bio-signal monitoring systems for daily life monitoring have attracted attention. Wearable systems have strict size and weight constraints, which impose significant limitations of the battery capacity and the signal-to-noise ratio of bio-signals. This report describes an electrocardiograph (ECG) processor for use with a wearable healthcare system. It comprises an analog front end, a 12-bit ADC, a robust Instantaneous Heart Rate (IHR) monitor, a 32-bit Cortex-M0 core, and 64 Kbyte Ferroelectric Random Access Memory (FeRAM). The IHR monitor uses a short-term autocorrelation (STAC) algorithm to improve the heart-rate detection accuracy despite its use in noisy conditions. The ECG processor chip consumes 13.7 μA for heart rate logging application.

  IEEE, 2015年10月, IEEE Transactions on Biomedical Circuits and Systems, 9(5) (5), 733 - 42, 英語, 国際誌

  [査読有り]

  研究論文（学術雑誌）


• Physical activity group classification algorithm using triaxial acceleration and heart rate.

  Motofumi Nakanishi, Shintaro Izumi, Sho Nagayoshi, Hironori Sato, Hiroshi Kawaguchi, Masahiko Yoshimoto, Takafumi Ando, Satoshi Nakae, Chiyoko Usui, Tomoko Aoyama, Shigeho Tanaka

  As described in this paper, a physical activity classification algorithm is proposed for energy expenditure estimation. The proposed algorithm can improve the classification accuracy using both the triaxial acceleration and heart rate. The optimal classification also contributes to improvement of the accuracy of the energy expenditures estimation. The proposed algorithm employs three indices: the heart rate reserve (%HRreserve), the filtered triaxial acceleration, and the ratio of filtered and unfiltered acceleration. The percentage HRreserve is calculated using the heart rate at rest condition and the maximum heart rate, which is calculated using Karvonen Formula. Using these three indices, a decision tree is constructed to classify physical activities into five classes: sedentary, household, moderate (excluding locomotive), locomotive, and vigorous. Evaluation results show that the average classification accuracy for 21 activities is 91%.

  37th Annual International Conference of the IEEE Engineering in Medicine and Biology Society(EMBC), 2015年08月, Conference proceedings : ... Annual International Conference of the IEEE Engineering in Medicine and Biology Society. IEEE Engineering in Medicine and Biology Society. Annual Conference, 2015, 510 - 3, 英語, 国際誌

  [査読有り][招待有り]

  研究論文（国際会議プロシーディングス）


• Large displacement haptic stimulus actuator using piezoelectric pump for wearable devices.

  Taisuke Kodama, Shintaro Izumi, Kana Masaki, Hiroshi Kawaguchi, Kazusuke Maenaka, Masahiko Yoshimoto

  Recently, given Japan's aging society background, wearable healthcare devices have increasingly attracted attention. Many devices have been developed, but most devices have only a sensing function. To expand the application area of wearable healthcare devices, an interactive communication function with the human body is required using an actuator. For example, a device must be useful for medication assistance, predictive alerts of a disease such as arrhythmia, and exercise. In this work, a haptic stimulus actuator using a piezoelectric pump is proposed to realize a large displacement in wearable devices. The proposed actuator drives tactile sensation of the human body. The measurement results obtained using a sensory examination demonstrate that the proposed actuator can generate sufficient stimuli even if adhered to the chest, which has fewer tactile receptors than either the fingertip or wrist.

  37th Annual International Conference of the IEEE Engineering in Medicine and Biology Society(EMBC), 2015年08月, Conference proceedings : ... Annual International Conference of the IEEE Engineering in Medicine and Biology Society. IEEE Engineering in Medicine and Biology Society. Annual Conference, 2015, 1172 - 5, 英語, 国際誌

  [査読有り][招待有り]

  研究論文（学術雑誌）


• A low power 6T-4C non-volatile memory using charge sharing and non-precharge techniques

  Tomoki Nakagawa, Shintaro Izumi, Koji Yanagida, Yuki Kitahara, Shusuke Yoshimoto, Yohei Umeki, Haruki Mori, Hiroto Kitahara, Hiroshi Kawaguchi, Hiromitsu Kimura, Kyoji Marumoto, Takaaki Fuchikami, Yoshikazu Fujimori, Masahiko Yoshimoto

  Institute of Electrical and Electronics Engineers Inc., 2015年07月, Proceedings - IEEE International Symposium on Circuits and Systems, 2015-, 2904 - 2907, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Low-Jitter Design for Second-Order Time-to-Digital Converter Using Frequency Shift Oscillators

  Keisuke Okuno, Toshihiro Konishi, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2015年07月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A(7) (7), 1475 - 1481, 英語

  [査読有り]

  研究論文（学術雑誌）


• An I/O-Sized ADC with Second-Order TDC and MOM Capacitor Voltage-to-Time Converter

  Keisuke Okuno, Toshihiro Konishi, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2015年06月, IEICE TRANSACTIONS ON ELECTRONICS, E98C(6) (6), 489 - 495, 英語

  [査読有り]

  研究論文（学術雑誌）


• Noise Tolerant Heart Rate Extraction Algorithm Using Short-Term Autocorrelation for Wearable Healthcare Systems

  Shintaro Izumi, Masanao Nakano, Ken Yamashita, Yozaburo Nakai, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2015年05月, IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E98D(5) (5), 1095 - 1103, 英語

  [査読有り]

  研究論文（学術雑誌）


• A Low-Latency DMR Architecture with Fast Checkpoint Recovery Scheme

  Go Matsukawa, Yohei Nakata, Yasuo Sugure, Shigeru Oho, Yuta Kimi, Masafumi Shimozawa, Shuhei Yoshida, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2015年04月, IEICE TRANSACTIONS ON ELECTRONICS, E98C(4) (4), 333 - 339, 英語

  [査読有り]

  研究論文（学術雑誌）


• A 298-fJ/writecycle 650-fJ/readcycle 8T Three-Port SRAM in 28-nm FD-SOI Process Technology for Image Processor

  Haruki Mori, T. Nakagawa, Y. Kitahara, Y. Kawamoto, K. Takagi, S. Yoshimoto, S. Izumi, K. Nii, H. Kawaguchi, M. Yoshimoto

  2015年, 2015 IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC), 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Analysis of Soft Error Propagation considering Masking Effects on Re-convergent Path

  Kimi, Yuta, Matsukawa, Go, Yoshida, Shuhei, Izumi, Shintaro, Kawaguchi, Hiroshi, Yoshimoto, Masahiko

  2015年, 2015 IEEE 24TH ASIAN TEST SYMPOSIUM (ATS), 139 - 144, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 40-nm Resilient Cache Memory for Dynamic Variation Tolerance with Bit-Enhancing Memory and On-Chip Diagnosis Structures Delivering x91 Failure Rate Improvement

  Yohei Nakata, Yuta Kimi, Shunsuke Okumura, Jinwook Jung, Takuya Sawada, Taku Toshikawa, Makoto Nagata, Hirofumi Nakano, Makoto Yabuuchi, Hidehiro Fujiwara, Koji Nii, Hiroyuki Kawai, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2015年, PROCEEDINGS OF THE FIFTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2014), 16 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Negative-Resistance Sense Amplifier for Low-Voltage Operating STT-MRAM

  Yohei Umeki, Koji Yanagida, Shusuke Yoshimoto, IZUMI Shintaro, YOSHIMOTO Masahiko, KAWAGUCHI Hiroshi, Koji Tsunoda, Toshihiro Sugii

  2015年01月, IEEE Asia and South Pacific Design Automation Conference (ASP-DAC) University LSI Design Contest, pp. 8 - 9, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 14μA ECG Processor with Noise Tolerant Heart Rate Extractor and FeRAM for Wearable Healthcare Systems

  Yozaburo Nakai, IZUMI Shintaro, Ken Yamashita, Masanao Nakano, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko

  2015年, IEEE Asia and South Pacific Design Automation Conference (ASP-DAC) University LSI Design Contest, 16 - 17, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Low Power 6T-4C Non-volatile Memory using Charge Sharing and Non-precharge Techniques

  Tomoki Nakagawa, Shintaro Izumi, Koji Yanagida, Yuki Kitahara, Shusuke Yoshimoto, Yohei Umeki, Haruki Mori, Hiroto Kitahara, Hiroshi Kawaguchi, Hiromitsu Kimura, Kyoji Marumoto, Takaaki Fuchikami, Yoshikazu Fujimori, Masahiko Yoshimoto

  2015年, 2015 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), 2904 - 2907, 英語

  [査読有り][招待有り]

  研究論文（国際会議プロシーディングス）


• An Accurate Soft Error Propagation Analysis Technique Considering Temporal Masking Disablement

  Yuta Kimi, Go Matsukawa, Shuhei Yoshida, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2015年, 2015 IEEE 21ST INTERNATIONAL ON-LINE TESTING SYMPOSIUM (IOLTS), 23 - 25, 英語

  [査読有り][招待有り]

  研究論文（国際会議プロシーディングス）


• Non-contact and noise tolerant heart rate monitoring using microwave doppler sensor and range imagery.

  Daichi Matsunag, Shintaro Izumi, Keisuke Okuno, Hiroshi Kawaguchi, Masahiko Yoshimoto

  This paper describes a non-contact and noise-tolerant heart beat monitoring system. The proposed system comprises a microwave Doppler sensor and range imagery using Microsoft Kinect™. The possible application of the proposed system is a driver health monitoring. We introduce the sensor fusion approach to minimize the heart beat detection error. The proposed algorithm can subtract a body motion artifact from Doppler sensor output using time-frequency analysis. The body motion artifact is a crucially important problem for biosignal monitoring using microwave Doppler sensor. The body motion speed is obtainable from range imagery, which has 5-mm resolution at 30-cm distance. Measurement results show that the success rate of the heart beat detection is improved about 75% on average when the Doppler wave is degraded by the body motion artifact.

  37th Annual International Conference of the IEEE Engineering in Medicine and Biology Society(EMBC), 2015年, Conference proceedings : ... Annual International Conference of the IEEE Engineering in Medicine and Biology Society. IEEE Engineering in Medicine and Biology Society. Annual Conference, 2015, 6118 - 21, 英語, 国際誌

  [査読有り][招待有り]

  研究論文（学術雑誌）


• A Ferroelectric-Based Non-Volatile Flip-Flop for Wearable Healthcare Systems

  Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto, Hiromitsu Kimura, Takaaki Fuchikami, Kyoji Marumoto, Yoshikazu Fujimori

  2015年, 2015 15TH NON-VOLATILE MEMORY TECHNOLOGY SYMPOSIUM (NVMTS), pp.1 - 4, 英語

  [査読有り][招待有り]

  研究論文（国際会議プロシーディングス）


• 不揮発マイコンを用いたノーマリーオフ生体計測SoC

  松永 大地, 中井 陽三郎, 河本 優太, 中川 知己, 奥野 圭祐, 和泉 慎太郎, 川口 博, 吉本 雅彦

  2014年12月, 信学技報, vol. 114(no. 345) (no. 345), p. 49, 日本語

  研究論文（その他学術会議資料等）


• ウェアラブル生体センサのための心電計測方法

  田中 義人, 河本 優太, 中井 陽三郎, 奥野 圭祐, 和泉 慎太郎, 川口 博, 吉本 雅彦

  2014年12月, 信学技報, vol. 114(no. 345) (no. 345), p. 47, 日本語

  研究論文（その他学術会議資料等）


• STT-MRAM Operating at 0.38 V Using Negative-Resistance Sense Amplifier

  Yohei Umeki, Koji Yanagida, Shusuke Yoshimoto, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi, Koji Tsunoda, Toshihiro Sugii

  2014年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E97A(12) (12), 2411 - 2417, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Soft-Error Resilient and Margin-Enhanced N-P Reversed 6T SRAM Bitcell

  Shusuke Yoshimoto, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2014年09月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E97A(9) (9), 1945 - 1951, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A Real-time Scalable Object Detection System using Low-power HOG Accelerator VLSI

  Takagi, Kenta, Tanaka, Kotaro, Izumi, Shintaro, Kawaguchi, Hiroshi, Yoshimoto, Masahiko

  2014年09月, JOURNAL OF SIGNAL PROCESSING SYSTEMS FOR SIGNAL IMAGE AND VIDEO TECHNOLOGY, 76(3) (3), 261 - 274, 英語

  [査読有り]

  研究論文（学術雑誌）


• A 40-nm Resilient Cache Memory for Dynamic Variation Tolerance Delivering ×91 Failure Rate Improvement under 35% Supply Voltage Fluctuation

  Y. Nakata, Y. Kimi, S. Okumura, J. Jung, T. Sawada, T. Toshikawa, NAGATA Makoto, H. Nakano, M. Yabuuchi, H. Fujiwara, K. Nii, H. Kawai, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko

  2014年04月, IEICE Trans. Electron, E97C(4) (4), 332 - 341, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A Low-Latency DMR Architecture with Efficient Recovering Scheme Exploiting Simultaneously Copiable SRAM

  G.Matsukawa, Y.Nakata, Y.Kimi, Y.Sugure, M.Shimozawa, S.Oho, H.Kawaguchi, M.Yoshimoto

  2014年02月, ARCS VERFE Workshop, pp.1 - 5, 英語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• 28nmFD-SOIを用いた画像処理プロセッサ向け低消費電力SRAM(ポスターセッション,学生・若手研究会)

  河本 優太, 吉本 秀輔, 中川 知己, 北原 佑起, 森 陽紀, 高木 健太, 和泉 慎太郎, 新居 浩二, 川口 博, 吉本 雅彦

  一般社団法人電子情報通信学会, 2014年01月, 電子情報通信学会技術研究報告. ICD, 集積回路, 113(419) (419), 41 - 41, 日本語

  研究論文（その他学術会議資料等）


• Foreword: Special section on VLSI design and CAD algorithms

  Yamada, A., Higami, Y., Takagi, K., Amagasaki, M., Ikeda, M., Ishihara, T., Ito, K., Usami, K., Okada, K., Kajihara, S., Kaneko, M., Kawaguchi, H., Kimura, S., Kurokawa, A., Shibata, Y., Seto, K., Song, T., Takashima, Y., Takahashi, A., Takenaka, T., Togawa, N., Tomiyama, H., Nakatake, S., Nakamura, Y., Hashimoto, M., Hamaguchi, K., Higuchi, H., Hirose, T., Fukuda, D., Matsumoto, T., Miura, Y., Minato, S.-I., Minami, F., Yamashita, S., Yuminaka, Y., Yoshikawa, M., Watanabe, T.

  2014年, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E97A(12) (12), 2366 - 2366

  研究論文（学術雑誌）


• Foreword: Special section on VLSI design and CAD algorithms

  Yamada, A., Higami, Y., Takagi, K., Amagasaki, M., Ikeda, M., Ishihara, T., Ito, K., Usami, K., Okada, K., Kajihara, S., Kaneko, M., Kawaguchi, H., Kimura, S., Kurokawa, A., Shibata, Y., Seto, K., Song, T., Takashima, Y., Takahashi, A., Takenaka, T., Togawa, N., Tomiyama, H., Nakatake, S., Nakamura, Y., Hashimoto, M., Hamaguchi, K., Higuchi, H., Hirose, T., Fukuda, D., Matsumoto, T., Miura, Y., Minato, S.-I., Minami, F., Yamashita, S., Yuminaka, Y., Yoshikawa, M., Watanabe, T.

  2014年, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E97A(12) (12), 2366 - 2366

  研究論文（学術雑誌）


• Foreword: Special section on VLSI design and CAD algorithms

  Yamada, A., Higami, Y., Takagi, K., Amagasaki, M., Ikeda, M., Ishihara, T., Ito, K., Usami, K., Okada, K., Kajihara, S., Kaneko, M., Kawaguchi, H., Kimura, S., Kurokawa, A., Shibata, Y., Seto, K., Song, T., Takashima, Y., Takahashi, A., Takenaka, T., Togawa, N., Tomiyama, H., Nakatake, S., Nakamura, Y., Hashimoto, M., Hamaguchi, K., Higuchi, H., Hirose, T., Fukuda, D., Matsumoto, T., Miura, Y., Minato, S.-I., Minami, F., Yamashita, S., Yuminaka, Y., Yoshikawa, M., Watanabe, T.

  2014年, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E97A(12) (12), 2366 - 2366

  研究論文（学術雑誌）


• Foreword: Special section on VLSI design and CAD algorithms

  Yamada, A., Higami, Y., Takagi, K., Amagasaki, M., Ikeda, M., Ishihara, T., Ito, K., Usami, K., Okada, K., Kajihara, S., Kaneko, M., Kawaguchi, H., Kimura, S., Kurokawa, A., Shibata, Y., Seto, K., Song, T., Takashima, Y., Takahashi, A., Takenaka, T., Togawa, N., Tomiyama, H., Nakatake, S., Nakamura, Y., Hashimoto, M., Hamaguchi, K., Higuchi, H., Hirose, T., Fukuda, D., Matsumoto, T., Miura, Y., Minato, S.-I., Minami, F., Yamashita, S., Yuminaka, Y., Yoshikawa, M., Watanabe, T.

  2014年, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E97A(12) (12), 2366 - 2366

  研究論文（学術雑誌）


• A 6T-4C shadow memory using plate line and word line boosting

  Tomoki Nakagawa, Shintaro Izumi, Shusuke Yoshimoto, Koji Yanagida, Yuki Kitahara, Hiroshi Kawaguchi, Masahiko Yoshimoto

  Institute of Electrical and Electronics Engineers Inc., 2014年, Proceedings - IEEE International Symposium on Circuits and Systems, 2736 - 2739, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 動作環境の動的変動を考慮した動作マージン拡大機能を有する自律制御キャッシュ

  木美 雄太, 中田 洋平, 奥村 俊介, 鄭 晋旭, 沢田 卓也, 利川 托, 永田 真, 中野 博文, 薮内 誠, 藤原 英弘, 新居 浩二, 河合 浩行, 川口 博, 吉本 雅彦

  2014年01月, 信学技報, vol. 113(no. 419) (no. 419), p. 59, 日本語

  研究論文（その他学術会議資料等）


• 磁性変化型メモリの書き込み速度を改善するメモリアーキテクチャ

  森 陽紀, 柳田 晃司, 梅木 洋平, 吉本 秀輔, 和泉 慎太郎, 川口 博, 吉本 雅彦, 角田 浩司, 杉井 寿博

  2014年01月, 信学技報, vol. 113(no. 419) (no. 419), p. 27, 日本語

  研究論文（その他学術会議資料等）


• 強誘電体メモリの高速回路技術

  中川 知己, 吉本 秀輔, 北原 佑起, 柳田 晃司, 和泉 慎太郎, 川口 博, 吉本 雅彦

  2014年01月, 信学技報, vol. 113(no. 419) (no. 419), p. 39, 日本語

  研究論文（その他学術会議資料等）


• ディペンダブルメモリを用いた低遅延デュアルコアロックステップアーキテクチャ

  松川 豪, 中田 洋平, 川口 博, 吉本 雅彦

  2014年01月, 信学技報, vol. 113(no. 419) (no. 419), p. 57, 日本語

  研究論文（その他学術会議資料等）


• ウェアラブル生体センサのための心電図解析方法

  中井 陽三郎, 和泉 慎太郎, 中野 将尚, 山下 顕, 藤井 貴英, 川口 博, 吉本 雅彦

  2014年01月, 信学技報, vol. 113(no. 419) (no. 419), p. 61, 日本語

  研究論文（その他学術会議資料等）


• A 54-mw 3x-real-time 60-kword continuous speech recognition processor VLSI

  Guangji He, Yuki Miyamoto, Kumpei Matsuda, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2014年, IEICE ELECTRONICS EXPRESS, 11(2) (2), pp. 1 - 9, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Normally-Off Technologies for Healthcare Appliance

  Izumi, Shintaro, Kawaguchi, Hiroshi, Yoshimoto, Masahiko, Fujimori, Yoshikazu

  2014年, 2014 19TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 17 - 20, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 6T-4C Shadow Memory using Plate Line and Word Line Boosting

  Nakagawa, Tomoki, Izumi, Shintaro, Yoshimoto, Shusuke, Yanagida, Koji, Kitahara, Yuki, Kawaguchi, Hiroshi, Yoshimoto, Masahiko

  2014年, 2014 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), 2736 - 2739, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Noise tolerant QRS detection using template matching with short-term autocorrelation.

  Yozaburo Nakai, Shintaro Izumi, Masanao Nakano, Ken Yamashita, Takahide Fujii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  This paper describes a robust method for heart beat detection from noisy electrocardiogram (ECG) signals. Generally, the QRS-complex of heart beat is extracted from the ECG using a threshold. However, in a noisy condition such a mobile and wearable bio-signal monitoring system, noise increases the incidence of misdetection and false detection of QRS-complex. To prevent incorrect detection, we introduce a novel template matching algorithm. The template waveform can be generated autonomously using a short-term autocorrelation method, which leverages the similarity of QRS-complex waveforms. Simulation results show the proposed method achieves state-of-the-art noise tolerance of heart beat detection.

  2014年, Conference proceedings : ... Annual International Conference of the IEEE Engineering in Medicine and Biology Society. IEEE Engineering in Medicine and Biology Society. Annual Conference, 2014, 34 - 7, 英語, 国際誌

  [査読有り]

  研究論文（学術雑誌）


• A 6.14μA Normally-Off ECG-SoC with Noise Tolerant Heart Rate Extractor for Wearable Healthcare Systems

  IZUMI Shintaro, YAMASHITA Ken, NAKANO Masanao, NAKAGAWA Tomoki, KITAHARA Yuki, YANAGIDA Koji, YOSHIMOTO Shusuke, KAWAGUCHI Hiroshi, H. Kimura, K. Marumoto, T. Fuchikami, H. Nakajima, T. Shiga, YOSHIMOTO Masahiko

  2014年, Proc. of IEEE BioCAS, 280 - 283, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 2.4 pJ Ferroelectric-Based Non-Volatile Flip-Flop with 10-Year Data Retention Capability

  Kimura, Hiromitsu, Fuchikami, Takaaki, Marumoto, Kyoji, Fujimori, Yoshikazu, Izumi, Shintaro, Kawaguchi, Hiroshi, Yoshimoto, Masahiko

  2014年, 2014 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 21 - 24, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An 8-bit I/O-Sized ADC with Second-Order TDC and MOM Capacitor Voltage-to-Time Converter

  Okuno, Keisuke, Konishi, Toshihiro, Izumi, Shintaro, Yoshimoto, Masahiko, Kawaguchi, Hiroshi

  2014年, 2014 21ST IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS), 223 - 226, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 2.23 ps RMS Jitter 3 μs Fast Settling ADPLL using Temperature Compensation PLL Controller

  OKUNO Keisuke, MASAKI Kana, IZUMI Shintaro, KONISHI Toshihiro, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko

  2014年, IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 68 - 71, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 3×倍速実時間6万語彙連続音声認識のための40-nm,54-mW音声認識専用プロセッサ (集積回路)

  何 光霽, 宮本 優貴, 松田 薫平, 和泉 慎太郎, 川口 博, 吉本 雅彦

  本稿では,6万語彙の実時間連続音声認識のための低消費電力VLSIチップについて説明する.高速,高精度,低消費電力で6万語彙連続音声認識を実現するために,以前試作した音声認識プロセッサの提案手法を用いた上で,高並列な8-pass Viterbi遷移アーキテクチャを実装することで,全体処理速度のネックとなっているViterbi部分をさらに高速化させた.また,探索処理において第2パスにtri-gramを用いることで,認識精度をbi-gramのみの場合より約2%向上できた. 回路規模2.98MTr,オンチップ SRAM容量4.29Mbitsの6万語彙連続音声認識のための専用プロセッサを設計し,40nmプロセスで試作した. bi-gramのみを使う場合,実時間処理に必要な62.5MHz動作時の消費電力は54.8 mWであった.標準電圧(1.1V)で最大200MHz (177.4 mW) 動作が確認され, 3倍速動作を実現できた.また,tri-gramを使う場合,200MHzで最高処理速度は2.25倍速であり,消費電力は174.56 mWであった.

  一般社団法人電子情報通信学会, 2013年10月, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 113(236) (236), 29 - 34, 日本語

  研究論文（その他学術会議資料等）


• Soft-Error Tolerant N-P Reversed 6T SRAM Cell

  S. Yoshimoto, S. Izumi, H. Kawaguchi, M. Yoshimoto

  2013年07月, IEEE Nuclear and Space Radiation Effects Conference (NSREC), PG - 3, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Multiple-Cell-Upset Tolerant 6T SRAM Using NMOS-Centered Cell Layout

  Shusuke Yoshimoto, Shunsuke Okumura, Koji Nii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2013年07月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E96A(7) (7), 1579 - 1585, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• マルチビットアップセット耐性を有するNMOS内側レイアウトを用いた6T SRAM (集積回路)

  吉本 秀輔, 和泉 慎太郎, 川口 博, 吉本 雅彦

  本論文では,マルチビットアップセット耐性を有するNMOS内側レイアウトを有する6T SRAMセルレイアウトを提案する.提案レイアウトは,ソフトエラー耐性の低いNMOSを内側に配置することにより,MCUを低減出来る.65-nmプロセスを用いて1Mb SRAMを試作し中性子線照射試験を行った所,67-98%のMCUソフトエラーレートを削減出来る事を示した.

  一般社団法人電子情報通信学会, 2013年04月, 電子情報通信学会技術研究報告 : 信学技報, 113(1) (1), 121 - 126, 日本語

  研究論文（その他学術会議資料等）


• ゼロデータフラグを用いた低エネルギーSTT-RAMキャッシュ

  木美 雄太, 鄭 晋旭, 中田 洋平, 吉本 雅彦, 川口 博

  2013年04月, 信学技報, vol. 113(no. 1) (no. 1), pp.47 - 52, 日本語

  研究論文（その他学術会議資料等）


• Reconfiguring Cache Associativity: Adaptive Cache Design for Wide-Range Reliable Low-Voltage Operation Using 7T/14T SRAM

  Jinwook Jung, Yohei Nakata, Shunsuke Okumura, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2013年04月, IEICE TRANSACTIONS ON ELECTRONICS, E96C(4) (4), 528 - 537, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A Sub-100 mW Dual-Core HOG Accelerator VLSI for Parallel Feature Extraction Processing for HDTV Resolution Video

  Kosuke Mizuno, Kenta Takagi, Yosuke Terachi, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2013年04月, IEICE TRANSACTIONS ON ELECTRONICS, E96C(4) (4), 433 - 443, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A Second-Order All-Digital TDC with Low-Jitter Frequency Shift Oscillators and Dynamic Flipflops

  Toshihiro Konishi, Keisuke Okuno, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2013年04月, IEICE TRANSACTIONS ON ELECTRONICS, E96C(4) (4), 546 - 552, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A 168-mW 2.4x-Real-Time 60-kWord Continuous Speech Recognition Processor VLSI

  Guangji He, Takanobu Sugahara, Yuki Miyamoto, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2013年04月, IEICE TRANSACTIONS ON ELECTRONICS, E96C(4) (4), 444 - 453, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• SRAM Failure Injection to a Vehicle ECU and Its Behavior Evaluation

  Y. Takeuchi, Y. Nakata, Y. Ito, Y. Sugure, S. Oho, H. Kawaguchi, M. Yoshimoto

  2013年03月, DATE RIIF Workshop, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Model-Based Fault Injection for Large-Scale Failure Effect Analysis with 600-Node Cloud Computers

  Y. Nakata, Y. Ito, Y. Takeuchi, Y. Sugure, S. Oho, H. Kawaguchi, M. Yoshimoto

  2013年03月, DATE RIIF Workshop, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An FPGA implementation of a hog-based object detection processor

  Kosuke Mizuno, Yosuke Terachi, Kenta Takagi, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2013年02月, IPSJ Transactions on System LSI Design Methodology, 6, 42 - 51, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An Opampless Second-Order MASH Delta Sigma ADC with Using Gated Ring Oscillator Time-to-Digital Converter

  Konishi, Toshihiro, Okuno, Keisuke, Izumi, Shintaro, Yoshimoto, Masahiko, Kawaguchi, Hiroshi

  2013年02月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E96A(2) (2), 434 - 442, 英語

  [査読有り]

  研究論文（学術雑誌）


• A 40-nm 54-mW 3×-real-time VLSI processor for 60-kWord continuous speech recognition

  Guangji He, Yuki Miyamoto, Kumpei Matsuda, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  Institute of Electrical and Electronics Engineers Inc., 2013年, IEEE Workshop on Signal Processing Systems, SiPS: Design and Implementation, 147 - 152, 英語

  研究論文（国際会議プロシーディングス）


• Failure modes and effects analysis using virtual prototyping system with microcontroller model for automotive control system

  Yasuo Sugure, Yasuhiro Ito, Yohei Nakata, Yusuke Takeuchi, Hiroshi Kawaguchi, Masahiko Yoshimoto, Shigeru Oho

  2013年, IFAC Proceedings Volumes (IFAC-PapersOnline), 7(1) (1), 562 - 563, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Physical Unclonable Function Chip Exploiting Load Transistors’ Variation in SRAM Bitcells

  S. Okumura, S. Yoshimoto, H. Kawaguchi, M. Yoshimoto

  2013年, IEEE Asia and South Pacific Design Automation Conference (ASP-DAC), 79 - 80, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 40-nm 144-mW VLSI Processor for Real-time 60-kWord Continuous Speech Recognition

  Guangji He, Takanobu Sugahara, Tsuyoshi Fujinaga, Yuki Miyamoto, Hiroki Noguchi, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2013年, 2013 18TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC), 71 - 72, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 40-nm 0.5-V 12.9-pJ/Access 8T SRAM using low-power disturb mitigation technique

  S. Yoshimoto, M. Terada, S. Okumura, T. Suzuki, S. Miyano, H. Kawaguchi, M. Yoshimoto

  2013年, Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 77 - 78, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Energy-Efficient Spin-Transfer Torque RAM Cache Exploiting Additional All-Zero-Data Flags

  Jinwook Jung, Yohei Nakata, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2013年, PROCEEDINGS OF THE FOURTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED 2013), 216 - 222, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A SUB-100-MILLIWATT DUAL-CORE HOG ACCELERATOR VLSI FOR REAL-TIME MULTIPLE OBJECT DETECTION

  Kenta Takagi, Kosuke Mizuno, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2013年, 2013 IEEE INTERNATIONAL CONFERENCE ON ACOUSTICS, SPEECH AND SIGNAL PROCESSING (ICASSP), 2533 - 2537, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Temperature Compensation using Least Mean Squares for Fast Settling All-Digital Phase-Locked Loop

  Keisuke Okuno, Shintaro Izumi, Toshihiro Konishi, Song Dae-Woo, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2013年, 2013 IEEE 11TH INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS), pp.1 - 4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Multiple-Cell-Upset Hardened 6T SRAM Using NMOS-Centered Layout

  S. Yoshimoto, K. Nii, H. Kawaguchi, M. Yoshimoto

  2013年, 2013 IEEE INTERNATIONAL MEETING FOR FUTURE OF ELECTRON DEVICES, KANSAI (IMFEDK2013), pp. 98 - 99, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 38 mu A Wearable Biosignal Monitoring System with Near Field Communication

  Yamashita, Ken, Izumi, Shintaro, Nakano, Masanao, Fujii, Takahide, Konishi, Toshihiro, Kawaguchi, Hiroshi, Kimura, Hiromitsu, Marumoto, Kyoji, Fuchikami, Takaaki, Fujimori, Yoshikazu, Nakajima, Hiroshi, Shiga, Toshikazu, Yoshimoto, Masahiko

  2013年, 2013 IEEE 11TH INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS), pp.1 - 4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Noise-tolerant instantaneous heart rate and R-peak detection using short-term autocorrelation for wearable healthcare systems.

  Takahide Fujii, Masanao Nakano, Ken Yamashita, Toshihiro Konishi, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  This paper describes a robust method of Instantaneous Heart Rate (IHR) and R-peak detection from noisy electrocardiogram (ECG) signals. Generally, the IHR is calculated from the R-wave interval. Then, the R-waves are extracted from the ECG using a threshold. However, in wearable bio-signal monitoring systems, noise increases the incidence of misdetection and false detection of R-peaks. To prevent incorrect detection, we introduce a short-term autocorrelation (STAC) technique and a small-window autocorrelation (SWAC) technique, which leverages the similarity of QRS complex waveforms. Simulation results show that the proposed method improves the noise tolerance of R-peak detection.

  2013年, Conference proceedings : ... Annual International Conference of the IEEE Engineering in Medicine and Biology Society. IEEE Engineering in Medicine and Biology Society. Annual Conference, 2013, 7330 - 3, 英語, 国際誌

  [査読有り]

  研究論文（学術雑誌）


• A 40-nm 8T SRAM with Selective Source Line Control of Read Bitlines and Address Preset Structure

  S. Yoshimoto, S. Miyano, M. Takamiya, H. Shinohara, H. Kawaguchi, M. Yoshimoto

  2013年, 2013 IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC), pp.1 - 4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 14 μa ECG processor with robust heart rate monitor for a wearable healthcare system

  Shintaro Izumi, Ken Yamashita, Masanao Nakano, Toshihiro Konishi, Hiroshi Kawaguchi, Hiromitsu Kimura, Kyoji Marumoto, Takaaki Fuchikami, Yoshikazu Fujimori, Hiroshi Nakajima, Toshikazu Shiga, Masahiko Yoshimoto

  2013年, European Solid-State Circuits Conference, 145 - 148, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 40-nm 54-mW 3×-Real-time VLSI Processor for 60-KWORD Continuous Speech Recognition

  G. He, Y. Miyamoto, K. Matsuda, S. Izumi, H. Kawaguchi, M. Yoshimoto

  2013年, IEEE Workshop on Signal Processing Systems (SiPS), 147 - 152, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Low-power Hardware Implementation of Noise Tolerant Heart Rate Extractor for a Wearable Monitoring System

  Shintaro Izumi, Masanao Nakano, Ken Yamashita, Takahide Fujii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2013年, 2013 IEEE 13TH INTERNATIONAL CONFERENCE ON BIOINFORMATICS AND BIOENGINEERING (BIBE), pp.1 - 4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 0.38-V Operating STT-MRAM with Process Variation Tolerant Sense Amplifier

  Yohei Umeki, Koji Yanagida, Shusuke Yoshimoto, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi, Koji Tsunoda, Toshihiro Sugii

  2013年, PROCEEDINGS OF THE 2013 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 249 - 252, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 2.4倍速実時間6万語彙連続音声認識プロセッサの開発 (集積回路)

  宮本 優貴, 何 光霽, 和泉 慎太郎, 川口 博, 吉本 雅彦

  本稿では,6万語彙の実時間連続音声認識のための低消費電力VLSIチップについて説明する.GMM演算時の外部メモリ帯域削減用圧縮デコーダ,VITERBI並列アーキテクチャを実装した.内部SRAM容量を最適化するために,近似GMM演算アルゴリズムの導入,先読みフレーム数の調整を行った.その結果,実時間処理時において従来研究より必要動作周波数を34.2%削減し83.3MHz,消費電力を48.5%削減し74.14mWを実現した.また,標準電圧(1.1 V)で最大200MHz (168 mW) 動作を確認し,2.4倍速で動作することを確認出来た.

  一般社団法人電子情報通信学会, 2012年12月, 電子情報通信学会技術研究報告 : 信学技報, 112(365) (365), 49 - 53, 日本語

  研究論文（学術雑誌）


• 強誘電体キャパシタを用いた6T4CシャドウSRAMの高性能化技術

  中川 知己, 吉本 秀輔, 北原 佑起, 柳田 晃司, 梅木 洋平, 奥村 俊介, 和泉 慎太郎, 川口 博, 吉本 雅彦

  近年,農業・医療・防災といった分野において,実フィールドの情報を広範囲にカバー可能な,センサネットワーク技術が注目されている.各センサノードはバッテリの交換が困難なため,極低電力な動作が求められる.
  中でも,待機時電力の大きなメモリの低消費電力化技術が重要視されている.
  
  本研究では,6T4Cシャドウメモリにおける高性能化回路技術の提案を行う.強誘電体キャパシタを用いた6T4C SRAMは,アクティブ時に高速なSRAMとして動作し,スリープ時にはFe素子にデータをストアし不揮発メモリとして動作出来る.従来6T4C SRAMではFe素子の追加により,SRAM動作時の消費電力・サイクルタイムが劣化するという問題があった.本論文では,シミュレーションにより提案技術の有効性を示す.

  一般社団法人電子情報通信学会, 2012年12月, 電子情報通信学会技術研究報告. ICD, 集積回路, 112(365) (365), 41 - 41, 日本語

  研究論文（学術雑誌）


• ウェアラブル生体情報計測システムのための瞬時心拍検出アルゴリズム(ポスターセッション)

  山下 顕, 中野 将尚, 小西 恵大, 和泉 慎太郎, 川口 博, 吉本 雅彦

  重要な生体基礎データのひとつに瞬時心拍がある.瞬時心拍とは,心電図における直近のR波間距離のことである.活動量計算や行動分類,心拍変動解析による心疾患の検出など,ヘルスケア・メディカル用途で瞬時心拍を用いた応用技術が多数提案されている.本研究では,消費電力や電極サイズに対して厳しい制約を持つ貼り付け型生体情報計測システムのための,ロバストな瞬時心拍検出アルゴリズムを提案する. 従来の心拍抽出手法では,Root Mean Squareや標準偏差などを用いて何らかの閾値を設定し,心電波形からR波を検出していた.しかし,従来の方法では心電図に混入したノイズ(筋電ノイズ,電極アーチファクト等)による誤検出・未検出が問題となる.これに対して提案手法では,得られた心電波形から短時間自己相関を求めることで,SNRの低い心電図からでも高精度に心拍を抽出できる.また,提案手法はA/D変換後のデジタル信号処理によって実現されるため,消費電力削減の難しいアナログフロントエンドや,ノードサイズを決める電極の性能要件を緩和することができる.

  一般社団法人電子情報通信学会, 2012年12月, 電子情報通信学会技術研究報告. ICD, 集積回路, 112(365) (365), 27 - 27, 日本語

  研究論文（学術雑誌）


• HOG特徴量による実時間物体検出プロセッサのFPGA実装

  高木 健太, 水野 孝祐, 和泉 慎太郎, 川口 博, 吉本 雅彦

  Histogram of Oriented Gradients (HOG)特徴量は,歩行者を始めとする様々な物体の検出に高い性能を有するため,近年広く用いられている画像特徴量である.物体検出の技術は,自動車等への実用が始まっており重要度を増している.また,近年の汎用プロセッサの性能向上により,HOG特徴量等の計算コストの高い処理を実装し,実時間で動画像を処理することも可能となってきた.一方で,これらの汎用プロセッサは膨大な電力を消費するため,モバイル用途への適用は困難である.そこで本研究では,HOG特徴量を用いた実時間物体検出のためのプロセッサを提案する.提案するプロセッサは,画像中の局所領域であるセルに着目したHOGアルゴリズムの簡略化と,サポートベクターマシーンでの同時計算,セルベースのパイプラインアーキテクチャ及び高並列な各演算モジュールを用いたアーキテクチャを有する.本アーキテクチャの有効性を評価するため,FPGAにて実装を行った.その結果,SVGA解像度(800x600ピクセル)の画像から,HOG特徴量の生成及び物体検出を72fpsで実現できることを確認した.

  一般社団法人電子情報通信学会, 2012年12月, 電子情報通信学会技術研究報告. ICD, 集積回路, 112(365) (365), 61 - 61, 日本語

  研究論文（学術雑誌）


• A 128-bit Chip Identification Generating Scheme Exploiting Load Transistors' Variation in SRAM Bitcells

  Shunsuke Okumura, Shusuke Yoshimoto, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E95A(12) (12), 2226 - 2233, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Multiple-Bit-Upset and Single-Bit-Upset Resilient 8T SRAM Bitcell Layout with Divided Wordline Structure

  Shusuke Yoshimoto, Takuro Amashita, Shunsuke Okumura, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年10月, IEICE TRANSACTIONS ON ELECTRONICS, E95C(10) (10), 1675 - 1681, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A 40 nm 144 mW VLSI Processor for Real-Time 60-kWord Continuous Speech Recognition

  Guangji He, Takanobu Sugahara, Yuki Miyamoto, Tsuyoshi Fujinaga, Hiroki Noguchi, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年08月, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, 59(8) (8), 1656 - 1666, 英語

  [査読有り]

  研究論文（学術雑誌）


• Bit-Error and Soft-Error Resilient 7T/14T SRAM with 150-nm FD-SOI Process

  Shusuke Yoshimoto, Takuro Amashita, Shunsuke Okumura, Koji Nii, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2012年08月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E95A(8) (8), 1359 - 1365, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Trading off ECU Footprint for Reliability in X-by-Wire Application with Hybrid TMR Architecture

  Y. Nakata, S. Izumi, H. Kawaguchi, M. Yoshimoto

  2012年06月, DAC International Workshop on System Level-Design of Automotive Electronics/Software (SLDAES),, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• SRAMセルを用いたLow書込みによるチップID生成手法

  奥村俊介, 吉本秀輔, 川口 博, 吉本 雅彦

  2012年04月, 信学技報, vol. 112(no. 15) (no. 15), pp. 97 - 102, 日本語

  研究論文（学術雑誌）


• A Process-Variation-Adaptive Network-on-Chip with Variable-Cycle Routers and Variable-Cycle Pipeline Adaptive Routing

  Yohei Nakata, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年04月, IEICE TRANSACTIONS ON ELECTRONICS, E95C(4) (4), 523 - 533, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A 40-nm 0.5-V 12.9-pJ/Access 8T SRAM Using Low-Energy Disturb Mitigation Scheme

  Shusuke Yoshimoto, Masaharu Terada, Shunsuke Okumura, Toshikazu Suzuki, Shinji Miyano, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年04月, IEICE TRANSACTIONS ON ELECTRONICS, E95C(4) (4), 572 - 578, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A 0.15-μm FD-SOI Substrate Bias Control SRAM with Inter-Die Variability Compensation Scheme

  S. Okumura, H. Fujiwara, K. Yamaguchi, S. Yoshimoto, M. Yoshimoto, H. Kawaguchi

  2012年04月, IEICE Trans. Electron., E95C(4) (4), 579 - 585, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Low-energy block-level instantaneous comparison 7T SRAM for dual modular redundancy

  Shunsuke Okumura, Yohei Nakata, Koji Yanagida, Yuki Kagiyama, Shusuke Yoshimoto, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年03月, IEICE ELECTRONICS EXPRESS, 9(6) (6), 470 - 476, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• 0.5-V 4-MB Variation-Aware Cache Architecture Using 7T/14T SRAM and Its Testing Scheme

  Nakata Yohei, Okumura Shunsuke, Kawaguchi Hiroshi, Yoshimoto Masahiko

  This paper presents a novel cache architecture using 7T/14T SRAM, which can improve its reliability with control lines dynamically. Our proposed 14T word-enhancing scheme can enhance its operating margin in word granularity by combining two words in a low-voltage mode. Furthermore, we propose a new testing method that maximizes the efficiency of the 14T word-enhancing scheme. In a 65-nm process, it can reduce the minimum operation voltage (V_min) to 0.5V to a level that is 42% and 21% lower, respectively, than those of a conventional 6T SRAM and a cache word-disable scheme. Measurement results show that the 14T word-enhancing scheme can reduce V_min of the 6T SRAM and 14T dependable modes by 25% and 19%, respectively. The respective dynamic power reductions are 89.2% and 73.9%. The respective total power reductions are 44.8% and 20.9%.

  Information and Media Technologies Editorial Board, 2012年, Information and Media Technologies, 7(2) (2), 544 - 555, 英語


• Architectural study of HOG feature extraction processor for real-time object detection

  Kosuke Mizuno, Yosuke Terachi, Kenta Takagi, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年, IEEE Workshop on Signal Processing Systems, SiPS: Design and Implementation, 197 - 202, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Instantaneous Heart Rate Detection Using Short-Time Autocorrelation for Wearable Healthcare Systems

  M. Nakano, T. Konishi, S. Izumi, H. Kawaguchi, M. Yoshimoto

  2012年, 34th Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC), 2012, 6703 - 6706, 英語, 国際誌

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Implementing virtual agent as an interface for smart home voice control

  Shimpei Soda, Masahide Nakamura, Shinsuke Matsumoto, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  IEEE Computer Society, 2012年, Proceedings - Asia-Pacific Software Engineering Conference, APSEC, 1, 342 - 345, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 読出しビット線リミット機構を備えた40-nm 256-Kb サブ10pJ/access動作8T SRAM

  吉本 秀輔, 寺田 正治, 梅木 洋平, 奥村 俊介, 川澄 篤, 鈴木 利一, 森脇 真一, 宮野 信治, 川口 博, 吉本 雅彦

  本論文では, 8トランジスタ型SRAMにおける,読出しビット線の振幅を抑制する読出しビット線リミット回路と,読出し動作を加速する放電加速回路を提案する.提案回路を用いることにより,センターコーナ(CCコーナ)において, 22%のアクティブエネルギを改善した.また,遅延値は,ワーストケース(FSコーナ, -40℃)において32%の増加となった.本提案回路を, 40nm CMOSプロセスを用いて256KbのSRAMとして実装し, 10pJ/access, 0.5V-0.7Vでの動作を実現した.

  一般社団法人電子情報通信学会, 2012年, 信学技報, vol. 112(no. 169) (no. 169), pp. 7 - 12, 日本語

  研究論文（学術雑誌）


• 低電力ディスターブ緩和技術を備えた40nm 12.9pJ/access 8T SRAM

  吉本 秀輔, 寺田 正治, 奥村 俊介, 鈴木 利一, 宮野 信治, 川口 博, 吉本 雅彦

  2012年, 信学技報, vol. 112(no. 15) (no. 15), pp. 67 - 72, 日本語

  研究論文（学術雑誌）


• 低エネルギ比較機能を有するDMR応用7T SRAM

  梅木 洋平, 奥村 俊介, 中田 洋平, 柳田 晃司, 鍵山 祐輝, 吉本 秀輔, 川口 博, 吉本 雅彦

  本稿ではブロックー括比較機能を有する7T SRAMを提案する.提案SRAMはDMR(Dual modular redundancy)における演算結果比較時に有効である.提案構造を用いる事でデータサイズに依存しない一括比較を行うことが可能である.65nmプロセスを用いて1Mb SRAMの試作を行った.16kbブロックでの実測において,8kbデータ比較が130.Onsで可能であることを確認した.また,CRC(Cyclic redundancy check)回路と比較し,提案手法のデータ比較時の消費エネルギが1/418に削減されたことを確認した.

  一般社団法人電子情報通信学会, 2012年, 信学技報, vol. 112(no. 15) (no. 15), pp. 85 - 90, 日本語

  研究論文（学術雑誌）


• プロセスばらつきを考慮した低電圧動作混合連想度キャッシュ構造

  鄭 晋旭, 中田 洋平, 奥村 俊介, 川口 博, 吉本 雅彦

  2012年, 信学技報, vol. 112(no. 170) (no. 170), pp. 1 - 6, 日本語

  研究論文（学術雑誌）


• Divided Static Random Access Memory for Data Aggregation in Wireless Sensor Nodes

  Takashi Matsuda, Shintaro Izumi, Yasuharu Sakai, Takashi Takeuchi, Hidehiro Fujiwara, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2012年01月, IEICE TRANSACTIONS ON COMMUNICATIONS, E95B(1) (1), 178 - 188, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• 0.5-V 4-MB variation-aware cache architecture using 7T/14T SRAM and its testing scheme

  Yohei Nakata, Shunsuke Okumura, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年, IPSJ Transactions on System LSI Design Methodology, 5, 32 - 43, 英語

  [査読有り]

  研究論文（学術雑誌）


• Bit Error Rate Estimation in SRAM Considering Temperature Fluctuation

  Yuki Kagiyama, Shunsuke Okumura, Koji Yanagida, Shusuke Yoshimoto, Yohei Nakata, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年, 2012 13TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED), pp. 514-517, 516 - 519, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 40-nm 256-Kb 0.6-V Operation Half-Select Resilient 8T SRAM with Sequential Writing Technique Enabling 367-mV VDDmin Reduction

  M. Terada, S. Yoshimoto, S. Okumura, T. Suzuki, S. Miyano, H. Kawaguchi, M. Yoshimoto

  2012年, 2012 13TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED), pp. 487-490, 489 - 492, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• NMOS-Inside 6T SRAM Layout Reducing Neutron-Induced Multiple Cell Upsets

  Shusuke Yoshimoto, Takuro Amashita, Shunsuke Okumura, Koji Nii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年, 2012 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), pp. 5B.5.1 - 5, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 51-dB SNDR DCO-Based TDC Using Two-Stage Second-Order Noise Shaping

  Toshihiro Konishi, Keisuke Okuno, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2012年, 2012 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS 2012), pp. 3170 - 3173, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Neutron-Induced Soft Error Rate Estimation for SRAM Using PHITS

  Shusuke Yoshimoto, Takuro Amashita, Masayoshi Yoshimura, Yusuke Matsunaga, Hiroto Yasuura, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年, 2012 IEEE 18TH INTERNATIONAL ON-LINE TESTING SYMPOSIUM (IOLTS), 138 - 141, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A variation-aware 0.57-V set-associative cache with mixed associativity using 7T/14T SRAM

  Jinwook Jung, Yohei Nakata, Shunsuke Okumura, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年, 2012 IEEE Faible Tension Faible Consommation, FTFC 2012, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 62-dB SNDR Second-Order Gated Ring Oscillator TDC with Two-Stage Dynamic D-Type Flipflops as A Quantization Noise Propagator

  Keisuke Okuno, Toshihiro Konishi, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2012年, 2012 IEEE 10TH INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS), IEEE International New Circuit, 289 - 292, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 61-dB SNDR 700 μm 2 second-order all-digital TDC with low-jitter frequency shift oscillators and dynamic flipflops

  Toshihiro Konishi, Keisuke Okuno, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2012年, IEEE Symposium on VLSI Circuits, Digest of Technical Papers, 190 - 191, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 40-nm 256-Kb Half-Select Resilient 8T SRAM with Sequential Writing Technique

  S. Yoshimoto, M. Terada, S. Okumura, T. Suzuki, S. Miyano, H. Kawaguchi, M. Yoshimoto

  2012年, IEICE ELECTRONICS EXPRESS, 9(12) (12), 1023 - 1029, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A 40-nm 256-Kb Sub-10 pJ/Access 8t SRAM with read bitline amplitude limiting (RBAL) scheme

  Shusuke Yoshimoto, Masaharu Terada, Youhei Umeki, Shunsuke Okumura, Atsushi Kawasumi, Toshikazu Suzuki, Shinichi Moriwaki, Shinji Miyano, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年, Proceedings of the International Symposium on Low Power Electronics and Design, 85 - 90, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 40-nm 168-mW 2.4x-Real-Time VLSI Processor for 60-kWord Continuous Speech Recognition

  Guangji He, Takanobu Sugahara, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年, 2012 IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC), vol. 59(no. 8) (no. 8), pp.1656 - 1666, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• ARCHITECTURAL STUDY OF HOG FEATURE EXTRACTION PROCESSOR FOR REAL-TIME OBJECT DETECTION

  Kosuke Mizuno, Yosuke Terachi, Kenta Takagi, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年, 2012 IEEE WORKSHOP ON SIGNAL PROCESSING SYSTEMS (SIPS), 197 - 202, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 40-nm 168-mW 2.4×-Real-Time VLSI Processor for 60-kWord Continuous Speech Recognition

  G. He, T. Sugahara, Y. Miyamoto, S. Izumi, H. Kawaguchi, M. Yoshimoto

  2012年, IEEE Custom Integrated Circuits Conference(CICC), pp.1 - 4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• HANDSFREE VOICE INTERFACE FOR HOME NETWORK SERVICE USING A MICROPHONE ARRAY NETWORK

  Shimpei Soda, Masahide Nakamura, Shinsuke Matsumoto, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2012年, 2012 THIRD INTERNATIONAL CONFERENCE ON NETWORKING AND COMPUTING (ICNC 2012), 195 - 200, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-um FD-SOI 7T/14T SRAM

  吉本 秀輔, 山口 幸介, 奥村 俊介, 吉本 雅彦, 川口 博

  本論文では,チップ内ばらつき及びチップ間ばらつきを抑制する,基板バイアス制御回路を備えた7T/14T SRAMを提案する.提案する基板バイアス制御回路は,自律的にチップ間ばらつきを検出し,動作マージンが拡大する方向へ基板バイアスを印加することが出来る.7T/14TS RAMセルは,通常モードである7Tセルと高信頼モードである14Tセルを要求される信頼度に応じて自由に切り替えることが可能である.そのため,チップ内ばらつきに強く,低電圧動作が期待できる.提案する基板バイアス制御回路と7T/14T SRAMセルを組み合わせることにより,チップ間ばらつき及びチップ内ばらつきを抑制出来る.0.15μmのFD-SOIプロセスを用いて,576-Kb SRAMを試作し評価したところ,14Tモード使用時において電圧下限を0.32V改善し,0.42Vで動作可能となることを示した.

  一般社団法人電子情報通信学会, 2011年12月, 信学技報, vol. 111, no. 352, ICD2011-133(352) (352), 155 - 160, 日本語

  研究論文（学術雑誌）


• A Low-Power Multi-Phase Oscillator with Transfer Gate Phase Coupler Enabling Even-Numbered Phase Output

  Toshihiro Konishi, Hyeokjong Lee, Shintaro Izumi, Takashi Takeuchi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2011年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E94A(12) (12), 2701 - 2708, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• 7T SRAM Enabling Low-Energy Instantaneous Block Copy and Its Application to Transactional Memory

  Shunsuke Okumura, Yuki Kagiyama, Yohei Nakata, Shusuke Yoshimoto, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2011年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E94A(12) (12), 2693 - 2700, 英語

  [査読有り]

  研究論文（学術雑誌）


• 6万語彙実時間連続音声認識のための40nm,144mW音声認識専用プロセッサの開発 (集積回路)

  菅原 隆伸, 何 光霽, 藤永 剛史, 宮本 優貴, 野口 紘希, 和泉 慎太郎, 川口 博, 吉本 雅彦

  本研究では,6万語彙の実時間連続音声認識の実現を目指すために新たなアーキテクチャを設計した.提案アーキテクチャでは,音声認識に特化したキャッシュ,言語モデルの粗密探索,閾値カットの導入,GMM演算とViterbi演算の2ステージパイプラインの導入,GMM演算の50先読み・高並列化を行った.その結果,必要メモリ帯域を97.94%削減し,70.86MB/sの低メモリ帯域を達成することが出来た.また,必要動作周波数を78%削減し126.5MHzで6万語彙実時間音声認識を行うことが出来た.尚,今回の試作では,40nmCMOSプロセスで試作を行い,ロジック部分が1.9Mトランジスタ,内部メモリが7.8Mbitとなっている.この試作チップを測定した結果,126.5MHz,1.1Vの条件下で144mWもの低消費電力で動作することが分かった.

  一般社団法人電子情報通信学会, 2011年11月, 電子情報通信学会技術研究報告 : 信学技報, 111(327) (327), 79 - 84, 日本語

  [査読有り]

  研究論文（学術雑誌）


• A Low-Power Multi Resolution Spectrum Sensing Architecture for a Wireless Sensor Network with Cognitive Radio

  Toshihiro Konishi, Shintaro Izumi, Koh Tsuruda, Hyeokjong Lee, Takashi Takeuchi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2011年11月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E94A(11) (11), 2287 - 2294, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A 40-nm 0.5-V 20.1-uW/MHz 8T SRAM with Low-Energy Disturb Mitigation Scheme,

  Syusuke Yoshimoto, Masaharu Terada, Shunsuke Okumura, Toshikazu Suzuki, Shinji Miyano, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2011年06月, Digest of Technical Papers 2011 Symposium on VLSI Circuits, pp. 72-73, 72 - 73, 英語

  [査読有り]

  研究論文（学術雑誌）


• VLSI Architecture of GMM Processing and Viterbi Decoder for 60,000-Word Real-Time Continuous Speech Recognition

  Hiroki Noguchi, Kazuo Miura, Tsuyoshi Fujinaga, Takanobu Sugahara, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2011年04月, IEICE TRANSACTIONS ON ELECTRONICS, E94C(4) (4), 458 - 467, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A Low-Power Real-Time SIFT Descriptor Generation Engine for Full-HDTV Video Recognition

  Kosuke Mizuno, Hiroki Noguchi, Guangji He, Yosuke Terachi, Tetsuya Kamino, Tsuyoshi Fujinaga, Shintaro Izumi, Yasuo Ariki, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2011年04月, IEICE TRANSACTIONS ON ELECTRONICS, E94C(4) (4), 448 - 457, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Data-Intensive Sound Acquisition System with Large-scale Microphone Array

  Noguchi Hiroki, Takagi Tomoya, Kugata Koji, Izumi Shintaro, Yoshimoto Masahiko, Kawaguchi Hiroshi

  We propose a microphone array network that realizes ubiquitous sound acquisition. Several nodes with 16 microphones are connected to form a novel huge sound acquisition system, which carries out voice activity detection (VAD), sound source localization, and sound enhancement. The three operations are distributed among nodes. Using the distributed network, we produce a low-traffic data-intensive array network. To manage node power consumption, VAD is implemented. The system uses little power when speech is not active. For sound localization, a network-connected multiple signal classification (MUSIC) algorithm is used. The experimental result of the sound-source enhancement shows a signal-noise ratio (SNR) improvement of 7.75dB using 112 microphones. Network traffic is reduced by 99.11% when using 1,024 microphones.

  Information and Media Technologies 編集運営会議, 2011年, Information and Media Technologies, 6(2) (2), 307 - 318, 英語


• Design Choice in 45-nm Dual-Port SRAM — 8T, 10T Single End, and 10T Differential

  Noguchi Hiroki, Iguchi Yusuke, Fujiwara Hidehiro, Okumura Shunsuke, Nii Koji, Kawaguchi Hiroshi, Yoshimoto Masahiko

  As process technology is scaled down, a large-capacity SRAM will be used. Its power must be lowered. The Vth variation of the deep-submicron process affects the SRAM operation and its power. This paper compares the macro area, readout power, and operating frequency among dual-port SRAMs: an 8T SRAM, 10T single-end SRAM, and 10T differential SRAM considering the multi-media applications. The 8T SRAM has the lowest transistor count, and is the most area efficient. However, the readout power becomes large and the access time increases because of peripheral circuits. The 10T single-end SRAM, in which a dedicated inverter and transmission gate are appended as a single-end read port, can reduce the readout power by 74%. The operating frequency is improved by 195%, over the 8T SRAM. However, the 10T differential SRAM can operate fastest (256% faster than the 8T SRAM) because its small differential voltage of 50mV achieves high-speed operation. In terms of the power efficiency, however, the readout current is affected by the Vth variation and the timing of sense cannot be optimized singularly among all memory cells in a 45-nm technology. The readout power remains 34% lower than that of the 8T SRAM (33% higher than the 10T single-end SRAM); even its operating voltage is the lowest of the three. The 10T single-end SRAM always consumes less readout power than the 8T or 10T differential SRAM.

  Information and Media Technologies 編集運営会議, 2011年, Information and Media Technologies, 6(2) (2), 296 - 306, 英語


• A 40-nm 640-μm2 45-dB opampless all-digital second-order MASH ΔΣ ADC

  Toshihiro Konishi, Hyeokjong Lee, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2011年, Proceedings - IEEE International Symposium on Circuits and Systems, 518 - 521, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Design Choice in 45-nm Dual-Port SRAM – 8T, 10T Single End, and 10T Differential –

  H. Noguchi, Y. Iguchi, H. Fujiwara, S. Okumura, K. Nii, H. Kawaguchi, M. Yoshimoto

  2011年, IPSJ Transactions on System LSI Design Methodology, 4, 80 - 90, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• 0.42-V 576-kb 0.15-um FD-SOI SRAM with 7T/14T Bit Cells and Substrate Bias Control Circuits for Intra-Die and Inter-Die Variability Compensation

  K. Yamaguchi, S. Okumura, M. Yoshimoto, H. Kawaguchi

  本論文では,チップ内ばらつき及びチップ間ばらつきを抑制する,基板バイアス制御回路を備えた7T/14T SRAMを提案する.提案する基板バイアス制御回路は,自律的にチップ間ばらつきを検出し,動作マージンが拡大する方向へ基板バイアスを印加することが出来る.7T/14TS RAMセルは,通常モードである7Tセルと高信頼モードである14Tセルを要求される信頼度に応じて自由に切り替えることが可能である.そのため,チップ内ばらつきに強く,低電圧動作が期待できる.提案する基板バイアス制御回路と7T/14T SRAMセルを組み合わせることにより,チップ間ばらつき及びチップ内ばらつきを抑制出来る.0.15μmのFD-SOIプロセスを用いて,576-Kb SRAMを試作し評価したところ,14Tモード使用時において電圧下限を0.32V改善し,0.42Vで動作可能となることを示した.

  一般社団法人電子情報通信学会, 2011年01月, Proceedings of 7th Workshop of the Thematic Network on Silicon on Insulator technology, devices and circuits (EUROSOI), pp. 37-38(352) (352), 155 - 160, 英語

  [査読有り]

  研究論文（学術雑誌）


• Data-intensive sound acquisition system with large-scale microphone array

  Hiroki Noguchi, Tomoya Takagi, Koji Kugata, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  Information Processing Society of Japan, 2011年, Journal of Information Processing, 19, 129 - 140, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• 0.45-V Operating V-t-Variation Tolerant 9T/18T Dual-Port SRAM

  Hiroki Noguchi, Shunsuke Okumura, Tomoya Takagi, Koji Kugata, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2011年, 2011 12TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED), pp. 219-222, 225 - 228, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Bit Error and Soft Error Hardenable 7T/14T SRAM with 150-nm FD-SOI Process

  Shusuke Yoshimoto, Takuro Amashita, Shunsuke Okumura, Kosuke Yamaguchi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2011年, 2011 IEEE INTERNATIONAL RELIABILITY PHYSICS SYMPOSIUM (IRPS), pp. 876-881, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Positioning system for mobile terminals using a microphone array network as an intuitive interface

  Shimpei Soda, Koji Kugata, Tomoya Takagi, Hiroki Noguchi, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2011年, 2011 Joint Workshop on Hands-free Speech Communication and Microphone Arrays, HSCMA'11, 155 - 156, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 40-nm 640-μm2 45-dB Opampless All-Digital Second-Order MASH ΔΣ ADC

  Toshihiro Konish, Hyeokjong Lee, Shintaro Izumi, Masahiko YOSHIMOTO, Hiroshi KAWAGUCHI

  2011年, Proceedings of IEEE International Symposium on Circuits and Systems (ISCAS), pp. 518-521, 518 - 521, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Model-based fault injection for failure effect analysis evaluation of dependable SRAM for vehicle control units

  Yohei Nakata, Yasuhiro Ito, Yasuo Sugure, Shigeru Oho, Yusuke Takeuchi, Shunsuke Okumura, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2011年, Proceedings of the International Conference on Dependable Systems and Networks, pp. 91-96, 91 - 96, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Multiple-Bit-Upset and Single-Bit-Upset Resilient 8T SRAM Bitcell Layout with Divided Wordline Structure

  S. Yoshimoto, T. Amashita, D. Kozuwa, T. Takata, M. Yoshimura, Y. Matsunaga, H. Yasuura, H. Kawaguchi, M. Yoshimoto

  2011年, 2011 IEEE 17TH INTERNATIONAL ON-LINE TESTING SYMPOSIUM (IOLTS), pp.151-156, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Data Aggregation Protocol for Multiple Sound Sources Acquisition with Microphone Array Network

  Shintaro Izumi, Hiroki Noguchi, Tomoya Takagi, Koji Kugata, Shimpei Soda, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2011年, 2011 20TH INTERNATIONAL CONFERENCE ON COMPUTER COMMUNICATIONS AND NETWORKS (ICCCN), 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A process-variation-adaptive network-on-chip with variable-cycle routers

  Yohei Nakata, Yukihiro Takeuchi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2011年, Proceedings - 2011 14th Euromicro Conference on Digital System Design: Architectures, Methods and Tools, DSD 2011, pp. 801-804, 801 - 804, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Low-Power Block-Level Instantaneous Comparison 7T SRAM for Dual Modular Redundancy

  Shunsuke Okumura, Yohei Nakata, Koji Yanagida, Yuki Kagiyama, Shusuke Yoshimoto, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2011年, 2011 IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC), pp. 1-4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 128-bit Chip Identification Generating Scheme Exploiting SRAM Bitcells with Failure Rate of 4.45 � 10-19

  Shunsuke Okumura, Syusuke Yoshimoto, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2011年, Proceedings of IEEE European Solid-State Circuits Research Conference (ESSCIRC), pp. 527-530, 527 - 530, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 75-variable MIQP solver processor for real-time autonomous robot control

  Masanori Nishino, Hiroki Noguchi, Yusuke Shimai, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2011年, 2011 IEEE/SICE International Symposium on System Integration, SII 2011, pp. 469-472, 469 - 472, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 256-KB associativity-reconfigurable cache with 7T/14T SRAM for aggressive DVS down to 0.57 V

  Jinwook Jung, Yohei Nakata, Shunsuke Okumura, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2011年, 2011 18th IEEE International Conference on Electronics, Circuits, and Systems, ICECS 2011, pp. 524-527, 524 - 527, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Multiple-Bit-Upset and Single-Bit-Upset Resilient 8T SRAM Bitcell Layout with Divided Wordline Structure

  S. Yoshimoto, T. Amashita, D. Kozuwa, T. Takata, M. Yoshimura, Y. Matsunaga, H. Yasuura, H. Kawaguchi, M. Yoshimoto

  2011年, 2011 IEEE 17TH INTERNATIONAL ON-LINE TESTING SYMPOSIUM (IOLTS), Vol. E95-C(No. 10,) (No. 10,), pp. 1675 - 1681, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）

  神戸大学リポジトリ（Kernel）へのリンク


• システムレベル故障注入技術を用いたディペ ンダブルプロセッサアーキテクチャの評価・ 検証

  中田 洋平, 伊藤 康宏, 勝 康夫, 於保 茂, 川口 博, 吉本 雅彦

  2010年11月, 電子情報通信学会技術研究報告, vol. 110, no. 317, VLD2010-74,, 日本語

  研究論文（学術雑誌）


• The Area Criteria of 6T and 8T SRAM Cells,

  S. Yoshimoto, S. Okumura, H. Kawaguchi, M. Yoshimoto

  2010年11月, EEE/ACM Workshop on Variability Modeling and Characterization (VMC), p.4, 英語

  研究論文（学術雑誌）


• ブロック一括コピー機能を有する7T SRAM

  奥村 俊介, 鍵山 祐輝, 吉本 秀輔, 山口 幸介, 中田 洋平, 川口 博, 吉本 雅彦

  2010年10月, 電子情報通信学会CEATEC JAPAN 2010 連携企画研究報告 （Digital Harmony を支えるプロ セッサとDSP，画像処理の最先 端）, pp.49-54 (2010), 日本語

  研究論文（学術雑誌）


• ネットワーク型マイクロホンアレイ間のデー タ集約による音声信号ビームフォーミング

  和泉 慎太郎, 野口 紘希, 高木 智也, 久賀田 耕史, 祖田 心平, 吉本 雅彦, 川口 博

  2010年10月, 電子情報通信学会CEATEC JAPAN 2010 連携企画研究報告 （Digital Harmony を支えるプロ セッサとDSP、画像処理の最先 端）, pp.95-100 (2010)(217(IE2010 71-86)) (217(IE2010 71-86)), 日本語

  研究論文（学術雑誌）


• A power-variation model fo r sensor node and the impact against life time of wireless sensor networks

  Takashi Matsuda, Takashi Takeuchi, Takefumi Aonishi, Masumi Ichien, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  Network protocols for wireless sensor networks should be evaluated in terms of life time in a whole system. There exists power variation node due to the manufacturing variation. In this paper, we develop a power model, in which we consider threshold-voltage variation. We implement it to QualNet in order to evaluate the impact against a life time. The simulation results show that the conventional model has overestimated the life time longer than our model when nodes are randomly deployed. In addition, the network life time is extended by 19.3% compared with the conventional model by an optimum deployment.

  The Institute of Electronics, Information and Communication Engineers, 2010年03月, IEICE Electron. Express, Vol. 7, No. 3, pp.197-202(3) (3), 197 - 202, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A 58-mu W Single-Chip Sensor Node Processor with Communication Centric Design

  Shintaro Izumi, Takashi Takeuchi, Takashi Matsuda, Hyeokjong Lee, Toshihiro Konishi, Koh Tsuruda, Yasuharu Sakai, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2010年03月, IEICE TRANSACTIONS ON ELECTRONICS, E93C(3) (3), 261 - 269, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A 284-mu W 1.85-GHz 20-Phase Oscillator Using Transfer Gate Phase Couplers

  Hyeokjong Lee, Takashi Takeuchi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2010年, 2010 ASIA-PACIFIC MICROWAVE CONFERENCE, 594 - 597, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Intelligent Ubiquitous Sensor Network for Sound Acquisition

  Koji Kugata, Tomoya Takagi, Hiroki Noguchi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2010年, 2010 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, 1414 - 1417, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• MICROPHONE ARRAY NETWORK FOR UBIQUITOUS SOUND ACQUISITION

  Tomoya Takagi, Hiroki Noguchi, Koji Kugata, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2010年, 2010 IEEE INTERNATIONAL CONFERENCE ON ACOUSTICS, SPEECH, AND SIGNAL PROCESSING, pp. 1474-1477, 1474 - 1477, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Live Demonstration: Intelligent Ubiquitous Sensor Network for Sound Acquisition

  Koji Kugata, Tomoya Takagi, Hiroki Noguchi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2010年, 2010 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, p. 1413, 1413 - 1413, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Live Demonstration: Intelligent Ubiquitous Sensor Network for Sound Acquisition

  Koji Kugata, Tomoya Takagi, Hiroki Noguchi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2010年, 2010 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, pp. 1414-1417, 1413 - 1413, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 433-MHz Rail-to-Rail Voltage Amplifier with Carrier Sensing Function for Wireless Sensor Networks

  Takashi Takeuchi, Shinji Mikami, Hyeokjong Lee, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2009年06月, IEICE TRANSACTIONS ON ELECTRONICS, E92C(6) (6), 815 - 821, 英語

  [査読有り]

  研究論文（学術雑誌）


• A Dependable SRAM with 7T/14T Memory Cells

  Hidehiro Fujiwara, Shunsuke Okumura, Yusuke Iguchi, Hiroki Noguchi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2009年04月, IEICE TRANSACTIONS ON ELECTRONICS, E92C(4) (4), 423 - 432, 英語

  [査読有り]

  研究論文（学術雑誌）


• 低消費電力センサノードVLSIのための時刻同期型MACプロトコルの研究

  和泉慎太郎, 松田隆志, 竹内 隆, 川口 博, 太田 能, 吉本雅彦

  2009年03月, 電子情報通信学会技術研究報告(信学技報), vol. 108, no. 457, NS2008-174,(457(NS2008 143-233)) (457(NS2008 143-233)), 日本語

  研究論文（国際会議プロシーディングス）


• 7T/14TディペンダブルSRAMおよびそのセル配置構造

  藤原 英弘, 奥村 俊介, 井口 友輔, 野口 紘希, 川口 博, 吉本 雅彦

  2009年03月, 電子情報通信学会総合大会, 0, 日本語

  研究論文（国際会議プロシーディングス）


• A low-power portable H.264/AVC decoder using elastic pipeline

  Yoshinori Sakata, Kentaro Kawakami, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2009年, Lecture Notes in Electrical Engineering, 28(2) (2), 25 - 32, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Low-power control techniques for silicon and organic circuits with array structures

  Hiroshi Kawaguchi

  2009年, Proceedings of the IEEE International Conference on Control Applications, 326 - 333, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 58-mu W Single-Chip Sensor Node Processor Using Synchronous MAC Protocol

  Takeuchi, Takashi, Izumi, Shintaro, Matsuda, Takashi, Lee, Hyeokjong, Otake, Yu, Konishi, Toshihiro, Tsuruda, Koh, Sakai, Yasuharu, Fujiwara, Hidehiro, Ohta, Chikara, Kawaguchi, Hiroshi, Yoshimoto, Masahiko

  2009年, 2009 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS, 290 - 291, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 7T/14T Dependable SRAM and Its Array Structure to Avoid Half Selection

  Hidehiro Fujiwara, Shunsuke Okumura, Yusuke Iguchi, Hiroki Noguchi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2009年, 22ND INTERNATIONAL CONFERENCE ON VLSI DESIGN HELD JOINTLY WITH 8TH INTERNATIONAL CONFERENCE ON EMBEDDED SYSTEMS, PROCEEDINGS, pp. 295-300, 295 - 300, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 0.56-V 128kb 10T SRAM Using Column Line Assist (CLA) Scheme

  Shunsuke Okumura, Yusuke Iguchi, Shusuke Yoshimoto, Hidehiro Fujiwara, Hiroki Noguchi, Koji Nii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2009年, ISQED 2009: PROCEEDINGS 10TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, VOLS 1 AND 2, 0, 659 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 時刻同期型MACプロトコルを用いる58-μWワンチップセンサノードプロセッサ(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

  和泉 慎太郎, 吉本 雅彦, 竹内 隆, 松田 隆志, 李 赫鍾, 小西 恵大, 鶴田 嵩, 酒井 康晴, 川口 博, 太田 能

  本研究では,時刻同期型MACプロトコル(I-MAC)を用いる1-chipセンサノードSoCの垂直統合設計を行った.提案するセンサノードはトランシーバ,通信制御用マイクロコントローラ,電源管理モジュールから構成される.CMOS 180nmプロセスでの試作を行い,コアサイズ3mmx3mm,1.38MトランジスタのセンサノードLSIを実現した.また,データ収集型のネットワーク環境において,ノード全体で58.0μWの平均消費電力を達成した.

  一般社団法人 映像情報メディア学会, 2009年, 映像情報メディア学会技術報告, 33(0) (0), 141 - 145, 日本語

  [査読有り]

  研究論文（学術雑誌）


• A 60-dB Image Rejection Filter Using Δ-Σ Modulation and Frequency Shifting,

  T. Konishi, K. Tsuruda, S. Izumi, H. Lee, H. Fujiwara, T. Takeuchi, H. Kawaguchi, M. Yoshimoto

  2009年, 2009 IEEE Pacific Rim Conference on Communications, Computers and Signal Processing, Victoria, B.C., Canada, pp. 565-570, 565 - 570, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Parallelized Viterbi Processor for 5,000-Word Large-Vocabulary Real-Time Continuous Speech Recognition FPGA System

  Tsuyoshi Fujinaga, Kazuo Miura, Hiroki Noguchi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2009年, INTERSPEECH 2009: 10TH ANNUAL CONFERENCE OF THE INTERNATIONAL SPEECH COMMUNICATION ASSOCIATION 2009, VOLS 1-5, pp.1483-1486, 1495 - 1498, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• AN ULTRA-LOW-POWER VAD HARDWARE IMPLEMENTATION FOR INTELLIGENT UBIQUITOUS SENSOR NETWORKS

  Hiroki Noguchi, Tomoya Takagi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2009年, SIPS: 2009 IEEE WORKSHOP ON SIGNAL PROCESSING SYSTEMS, pp. 214-219, 214 - 219, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Single-Chip Sensor Node LSI with Synchronous MAC Protocol and Divided Data-Buffer SRAM

  Takashi Takeuchi, Shintaro Izumi, Takashi Matsuda, Hyeokjong Lee, Toshihiro Konishi, Koh Tsuruda, Yasuhiro Sakai, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2009年, 2009 INTERNATIONAL SOC DESIGN CONFERENCE (ISOCC 2009), 202 - 207, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• チップ間ばらつき 補正機能を有する基板バイアス制御を用いた0.42V動作486kb FD-SOI SRAM

  山口 幸介, 藤原 英弘, 竹内 隆, 大竹 優, 吉本 雅彦, 川口 博

  本発表では,FD-SOIのチップ間ばらつきを補正できる基板バイアス制御回路を搭載したSRAMの提案を行う.提案する基板バイアス制御回路は自動的にチップ間のしきい値ばらつきを検知し,補正することにより,メモリセルの動作マージンを改善することができる.0.15um FD-SOIデバイスを用いて486kb SRAMを試作し実測した結果,動作下限電圧を0.14V改善し,0.42Vでの動作を確認した.

  一般社団法人電子情報通信学会, 2008年12月, 電子情 報通信学会技術研究報告(信学技報), vol. 108, no. 347, ICD2008-127(347) (347), 131 - 136, 日本語

  研究論文（学術雑誌）


• Cross-Layer Design for Low-Power Wireless Sensor Node Using Wave Clock

  Takashi Takeuchi, Yu Otake, Masumi Ichien, Akihiro Gion, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2008年11月, IEICE TRANSACTIONS ON COMMUNICATIONS, E91B(11) (11), 3480 - 3488, 英語

  [査読有り]

  研究論文（学術雑誌）


• Counter-Based Broadcasting with Hop Count Aware Random Assessment Delay Extension for Wireless Sensor Networks

  Shintaro Izumi, Takashi Takeuchi, Takashi Matsuda, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2008年11月, IEICE TRANSACTIONS ON COMMUNICATIONS, E91B(11) (11), 3489 - 3498, 英語

  [査読有り]

  研究論文（学術雑誌）


• 全整数計画問題ソルバーのFPGA実装,

  谷 純一, 野口 紘希, 川口 博, 吉本 雅彦

  2008年10月, 情報処理学会関西支部大会,, D-05, 日本語

  研究論文（国際会議プロシーディングス）


• ワイヤレスセンサネットワークのためのデータ集約を考慮した部分起動メモリの電力削減効果に関する研究

  酒井 康晴, 松田 隆志, 和泉 慎太郎, 竹内 隆, 藤原 英弘, 川口 博, 太田 能, 吉本 雅彦

  2008年09月, 電子情報通信学会ソサイエティ大会, B-20-10, pp. 346, 日本語

  研究論文（国際会議プロシーディングス）


• Novel video memory reduces 45% of bitline power using majority logic and data-bit reordering

  Hidehiro Fujiwara, Koji Nii, Hiroki Noguchi, Junichi Miyakoshi, Yuichiro Murachi, Yasuhiro Morita, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2008年06月, IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 16(6) (6), 620 - 627, 英語

  [査読有り]

  研究論文（学術雑誌）


• 高信頼性モードと高速アクセスモードを有するディペンダブルSRAM

  奥村俊介, 藤原英弘, 井口友輔, 野口紘希, 森田泰弘, 川口博, 吉本雅彦

  信頼性を動的に変化させることが可能なディペンダブルSRAMを提案する.提案するSRAMは7トランジスタ(7T)構成であり,2つの従来6Tメモリセルを1組として,双方の内部ノードを追加トランジスタで接続する.提案SRAMは通常モード,高速アクセスモード,そして高信頼性モードの3種類のモードを有する.提案SRAMの高速アクセスモードでは,従来の6T SRAMと比較して読出しセル電流が142%増加し,その結果読出し時のビット線放電時間は66.3%短縮される.また,高信頼性モードにおいては,Bit error rate (BER)が2.5×10^<-2>改善された.面積オーバーヘッドは追加トランジスタにPMOSを用いた場合は12%である.

  一般社団法人電子情報通信学会, 2008年05月, 電子情報通信学会技術研究報告,, VLD2008-12, pp.31-36(23) (23), 31 - 36, 日本語

  研究論文（国際会議プロシーディングス）


• サブ 100mW H.264 AVC MP@L4.1 HDTV 解像度対応整数画素精度動き検出プロセッサコア

  水野 孝祐, 宮越 純一, 村地 勇一郎, 濱本 真生, 飯沼 隆弘, 石原 朋和, 印 芳, 李 将充, 上農 哲也, 川口 博, 吉本 雅彦

  地上デジタル放送の普及とともに,高解像度画像に対応する圧縮符号化技術がますます重要になっていくと考えられる.そこで本研究ではHDTV解像度H.264/AVCエンコーダの演算量の中で90%以上を占める整数画素精度動き検出(IME)部に着目し,これを低消費電力かつ高画質で実現することを目標とした.

  一般社団法人電子情報通信学会, 2008年05月, 電子情報通信学会技術研究報告, VLD2008-12, pp.25-30(23) (23), 25 - 30, 日本語

  研究論文（国際会議プロシーディングス）


• A sub 100 mW H.264 MP@L4.1 integer-pel motion estimation processor core for MBAFF encoding with reconfigurable ring-connected systolic array and segmentation-free, rectangle-access search-window buffer

  Yuichiro Murachi, Junichi Miyakoshi, Masaki Hamamoto, Takahiro Iinuma, Tomokazu Ishihara, Fang Yin, Jangchung Lee, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2008年04月, IEICE TRANSACTIONS ON ELECTRONICS, E91C(4) (4), 465 - 478, 英語

  [査読有り]

  研究論文（学術雑誌）


• A 10T non-precharge two-port SRAM reducing readout power for video processing

  Hiroki Noguchi, Yusuke Iguchi, Hidehiro Fujiwara, Shunsuke Okumura, Yasuhiro Morita, Koji Nii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2008年04月, IEICE TRANSACTIONS ON ELECTRONICS, E91C(4) (4), 543 - 552, 英語

  [査読有り]

  研究論文（学術雑誌）


• An H.264/AVC MP@L4.1 quarter-pel motion estimation processor VLSI for real-time MBAFF encoding

  Kosuke Mizuno, Junichi Miyakoshi, Yuichiro Murachi, Masaki Hamamoto, Takahiro Iinuma, Tomokazu Ishihara, Fang Yin, Jangchung Lee, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2008年, Proceedings of the 15th IEEE International Conference on Electronics, Circuits and Systems, ICECS 2008, 1179 - 1182, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A sub 100 mW H.264/AVC MP@L4.1 integer-pel motion estimation processor VLSI for MBAFF encoding

  Yuichiro Murachi, Kosuke Mizuno, Junichi Miyakoshi, Masaki Hamamoto, Takahiro Iinuma, Tomokazu Ishihara, Fang Yin, Jangchung Lee, Tetsuya Kamino, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2008年, Proceedings - IEEE International Symposium on Circuits and Systems, 848 - 851, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A VGA 30-fps realtime optical-flow processor core for moving picture recognition

  Yuichiro Murachi, Yuki Fukuyama, Ryo Yamamoto, Junichi Miyakoshi, Hiroshi Kawaguchi, Hajime Ishihara, Masayuki Miyama, Yoshio Matsuda, Masahiko Yoshimoto

  Institute of Electronics, Information and Communication, Engineers, IEICE, 2008年, IEICE Transactions on Electronics, E91-C(4) (4), 457 - 464, 英語

  [査読有り]

  研究論文（学術雑誌）


• Quality of a bit (QoB): A new concept in dependable SRAM

  Hidehiro Fujiwara, Shunsuke Okumura, Yusuke Iguchi, Hiroki Noguchi, Yasuhiro Morita, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2008年, ISQED 2008: PROCEEDINGS OF THE NINTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN, pp. 98-102, 98 - 102, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Impact of divided static random access memory considering data aggregation for wireless sensor networks

  Takashi Matsuda, Shintaro Izumi, Takashi Takeuchi, Hidehiro Fujiwara, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2008年, 2008 7TH ASIA-PACIFIC SYMPOSIUM ON INFORMATION AND TELECOMMUNICATION TECHNOLOGIES, pp. 130-134, 115 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Hop Count Aware broadcast algorithm with Random Assessment Delay Extension for wireless sensor networks

  Shintaro Izumi, Takashi Matsuda, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2008年, 2008 7TH ASIA-PACIFIC SYMPOSIUM ON INFORMATION AND TELECOMMUNICATION TECHNOLOGIES, pp. 30-35, 207 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A power-efficient SRAM core architecture with segmentation-free and rectangular accessibility for super-parallel video processing

  Yuichiro Murachi, Tetsuya Kamino, Junichi Miyakoshi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2008年, 2008 INTERNATIONAL SYMPOSIUM ON VLSI DESIGN, AUTOMATION AND TEST (VLSI-DAT), PROCEEDINGS OF TECHNICAL PROGRAM, pp. 63-66, 63 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Which is the best dual-port SRAM in 45-nm process technology? 8T, 10T single end, and 10T differential

  Hiroki Noguchi, Shunsuke Okumura, Yusuke Iguchi, Hidehiro Fujiwara, Yasuhiro Morita, Koji Nii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2008年, 2008 IEEE INTERNATIONAL CONFERENCE ON INTEGRATED CIRCUIT DESIGN AND TECHNOLOGY, PROCEEDINGS, pp.55-58,, 55 - 58, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A sub 100 mW H.264/AVC MP@L4.1 integer-pel motion estimation processor VLSI for MBAFF encoding

  Yuichiro Murachi, Kosuke Mizuno, Junichi Miyakoshi, Masaki Harnarnoto, Takahiro Linurna, Tornokazu Ishibara, Fang Yin, Jangchung Lee, Tetsuya Karnino, Hiroshi Kawaguchi, Masahiko Yoshirnoto

  2008年, PROCEEDINGS OF 2008 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-10, 0, 848 - 851, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• コグニティブ無線向け可変帯域ディジタルバンドパスフィルタの設計(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

  鶴田 嵩, 和泉 慎太郎, 李 赫鍾, 竹内 隆, 川口 博, 吉本 雅彦

  本論文ではコグニティブ無線向け可変帯域ディジタルBPF(Band-Pass Filter)を用いたベースバンドプロセッサを提案する.BPFにDA(Distributed Arithmetic)アルゴリズムを適応することで,内蔵するSRAMのデータを書き換えるだけでBPFの特性(チャネル中心周波数とバンド幅)を変化させることが可能となる.試作したベースバンドプロセッサではバンド幅を40kHzから240kHzまで10kHz単位で変化させることが可能である.CMOS 180nmプロセスで設計し,電源電圧1.8Vで消費電力は13.5mWであった.

  一般社団法人 映像情報メディア学会, 2008年, 映像情報メディア学会技術報告, 32(0) (0), 137 - 141, 日本語

  研究論文（国際会議プロシーディングス）


• An Inter-Die Variability Compensation Scheme for 0.42-V 486-kb FD-SOI SRAM using Substrate Control

  Hidehiro Fujiwara, Takashi Takeuchi, Yu Otake, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2008年, 2008 IEEE INTERNATIONAL SOI CONFERENCE, PROCEEDINGS, pp. 93-94, 93 - 94, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Memory Bandwidth Gaussian Mixture Model (GMM) Processor for 20,000-Word Real-Time Speech Recognition FPGA System

  Kazuo Miura, Hiroki Noguchi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2008年, PROCEEDINGS OF THE 2008 INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE TECHNOLOGY, 0, 341 - 344, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Flexible Baseband Processor with Multi-Resolution Spectrum-Sensing Functionality

  Koh Tsuruda, Shintaro Izumi, Hyeokjong Lee, Takashi Takeuchi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2008年, 2008 INTERNATIONAL SYMPOSIUM ON INFORMATION THEORY AND ITS APPLICATIONS, VOLS 1-3, pp. 1423-1428, 1422 - 1427, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Low-Traffic and Low-Power Data-Intensive Sound Acquisition with Perfect Aggregation Specialized for Microphone Array Networks

  Hiroki Noguchi, Tomoya Takagi, Koji Kugata, Masahiko Yoshimoto, Hiroshi Kawaguchi

  2008年, 2010 FOURTH INTERNATIONAL CONFERENCE ON SENSOR TECHNOLOGIES AND APPLICATIONS (SENSORCOMM), pp. 157-162, 157 - 162, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 超並列画像処理応用 任意位置任意サイズ矩形画素の1サイクルアクセスが可能なブロックアクセスメモリアーキテクチャ

  村地 勇一郎, 宮越 純一, 上農 哲也, 川口 博, 吉本 雅彦

  映像情報メディア学会, 2007年12月, 電子情報通信学会技術研究報告,ICD2007-128, Vol.107,No.382,pp.47-52(63) (63), 47 - 52, 日本語

  研究論文（国際会議プロシーディングス）


• Data transmission scheduling based on RTS/CTS exchange for periodic data gathering sensor networks

  Takashi Matsuda, Masumi Ichien, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2007年12月, IEICE TRANSACTIONS ON COMMUNICATIONS, E90B(12) (12), 3410 - 3418, 英語

  [査読有り]

  研究論文（学術雑誌）


• Area comparison between 6T and 8T SRAM cells in dual-V-dd scheme and DVS scheme

  Yasuhiro Morita, Hidehiro Fujiwara, Hiroki Noguchi, Yusuke Iguchi, Koji Nii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2007年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E90A(12) (12), 2695 - 2702, 英語

  [査読有り]

  研究論文（学術雑誌）


• Stacked-chip implementation of on-chip buck converter for distributed power supply system in sips

  Kohei Onizuka, Kenichi Inagaki, Hiroshi Kawaguchi, Makoto Takamiya, Takayasu Sakurai

  2007年11月, IEEE Journal of Solid-State Circuits, 42(11) (11), 2404 - 2410, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Area optimization in 6T and 8T SRAM cells considering V-th variation in future processes

  Yasuhiro Morita, Hidehiro Fujiwara, Hiroki Noguchi, Yusuke Iguchi, Koji Nii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2007年10月, IEICE TRANSACTIONS ON ELECTRONICS, E90C(10) (10), 1949 - 1956, 英語

  [査読有り]

  研究論文（学術雑誌）


• An elastic pipeline architecture for dynamic voltage scaling and its application to low-power portable H.264/AVC decoder with embedded frame buffer SRAM

  SAKATA Yoshinori, KAWAKAMI Kentaro, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko

  2007年09月, EUROPEAN COMPUTING CONFERENCE, pp.00-00, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• DVS環境下での小面積・低電圧動作8T SRAMの設計

  森田 泰弘, 藤原 英弘, 野口 紘希, 井口 友輔, 新居 浩二, 川口 博, 吉本 雅彦

  2007年08月, 電子情報通信学会技術研究報告,ICD2007-95, Vol.107,No.195,pp.139-144, 日本語

  研究論文（国際会議プロシーディングス）


• 電源電圧と周波数の動的制御によるH.264/AVC デコーダの低消費電力化

  坂田 義典, 川上 健太郎, 川口 博, 吉本 雅彦

  映像情報メディア学会, 2007年07月, 電子情報通信学会技術研究報告,ICD2007-52, Vol.107,No.163,pp.89-94(34) (34), 89 - 94, 日本語

  研究論文（国際会議プロシーディングス）


• 長波帯標準電波を用いた低電力センサーノードのための垂直統合設計

  大竹 優, 一圓 真澄, 竹内 隆, 祗園 昭宏, 三上 真司, 藤原 英弘, 川口 博, 太田 能, 吉本 雅彦

  2007年07月, 電子情報通信学会技術研究報告,ICD2007-49, Vol.107,No.163,pp.71-76, 日本語

  研究論文（国際会議プロシーディングス）


• ワイヤレスセンサーネットワーク応用キャリアセンス機能を持つ433MHz帯、356-uW電圧増幅器

  李 赫鍾, 三上 真司, 竹内 隆, 一圓 真澄, 川口 博, 太田 能, 吉本 雅彦

  2007年07月, 電子情報通信学会技術研究報告,ICD2007-50, Vol.107,No.163,pp.77-82, 日本語

  研究論文（国際会議プロシーディングス）


• ビット線電力を74%削減する動画像処理応用 10T 非プリチャージ 2-port SRAMの設計

  奥村 俊介, 野口 紘希, 井口 友輔, 藤原 英弘, 森田 泰弘, 新居 浩二, 川口 博, 吉本 雅彦

  2007年07月, 電子情報通信学会技術研究報告,ICD2007-53, Vol.107,No.163,pp.95-100, 日本語

  研究論文（国際会議プロシーディングス）


• ビット線の電力を削減する実時間動画像処理応用2-port SRAM

  藤原 英弘, 新居 浩二, 野口 紘希, 宮越 純一, 村地 勇一郎, 森田 泰弘, 川口 博, 吉本 雅彦

  動画像の持つ隣接画素相関性を利用し,実時間動画像処理に適した低消費電力2-portSRAMの提案を行った.読出しビット線の充放電電力を最小にするため,書込み動作時に多数決論理回路を用いて,入力データの"0"の個数が"1"の個数よりも多い場合,入力データの反転を行い,書込みデータの"1"の数が多くなるようにする.さらに多数決論理回路をより効果的に利用するために,動画像の持つ隣接画素相関性に着目し,画像データをビットごとに並べ替えるReordering処理の提案を行った.90-nmプロセスを用いて68-kb SRAMの試作を行い,実測の結果,H.264で符号化したHDTV解像度の標準テスト動画像シーケンスの再構成画像に対して,多数決論理とReordering処理を用いることにより,読出しビット線の消費電力を45%削減できることを確認した.また,アクセスタイムオーバヘッドと面積オーバヘッドは,それぞれ4%と7%となった.

  一般社団法人電子情報通信学会, 2007年04月, 電子情報通信学会技術研究報告,ICD2007-7, Vol.107,No.1,pp.35-40(1) (1), 35 - 40, 日本語

  研究論文（国際会議プロシーディングス）


• Wireless power transmission sheet with organic FETs and plastic MEMS switches

  M. Takamiya, T. Sekitani, Y. Miyamoto, Y. Noguchi, H. Kawaguchi, T. Someya, T. Sakurai

  2007年, IDW '07 - Proceedings of the 14th International Display Workshops, 1, 95 - 98, 英語

  研究論文（国際会議プロシーディングス）


• Sheet-type Braille displays by integrating organic field-effect transistors and polymeric actuators

  Hiroshi Kawaguchi

  2007年, IEEE Transactions on Electron Devices

  研究論文（学術雑誌）


• A VGA 30-fps optical-flow processor core based on Pyramidal Lucas and Kanade algorithm

  Hajime Ishihara, Masayuki Miyama, Yoshio Matsuda, Yuichiro Murachi, Yuki Fukuyama, Ryo Yamamoto, Junichi Miyakoshi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  IEEE Computer Society, 2007年, 2007 IEEE Asian Solid-State Circuits Conference, A-SSCC, 188 - 191, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Closed-form expressions for crosstalk noise and worst-case delay on capacitively coupled distributed RC lines

  Hiroshi Kawaguchi, Danardono Dwi Antono, Takayasu Sakurai

  Institute of Electronics, Information and Communication, Engineers, IEICE, 2007年, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E90-A(12) (12), 2669 - 2681, 英語

  [査読有り]

  研究論文（学術雑誌）


• A design methodology of chip-to-chip wireless power transmission system

  Kohei Onizuka, Makoto Takamiya, Hiroshi Kawaguchi, Takayasu Sakurai

  2007年, Proceedings 2007 IEEE International Conference on Integrated Circuit Design and Technology, ICICDT, 143 - 146, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Design for mixed circuits of organic FETs and plastic MEMS switches for wireless power transmission sheet

  Makoto Takamiya, Tsuyoshi Sekitani, Yoshio Miyamoto, Yoshiaki Noguchi, Hiroshi Kawaguchi, Takao Someya, Takayasu Sakurai

  2007年, Proceedings 2007 IEEE International Conference on Integrated Circuit Design and Technology, ICICDT, 168 - 171, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Half VDD clock-swing flip-flop with reduced contention for up to 60% power saving in clock distribution

  David Levacq, Muhammad Yazid, Hiroshi Kawaguchi, Makoto Takamiya, Takayasu Sakurai

  2007年, ESSCIRC 2007 - Proceedings of the 33rd European Solid-State Circuits Conference, 190 - 193, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Design solutions for a multi-object wireless power transmission sheet based on plastic switches

  Makoto Takamiya, Tsuyoshi Sekitani, Yoshio Miyamoto, Yoshiaki Noguchi, Hiroshi Kawaguchi, Takao Someya, Takayasu Sakurai

  2007年, Digest of Technical Papers - IEEE International Solid-State Circuits Conference, 355 - 609, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A self-alignment row-by-row variable-VDD scheme reducing 90 of active-leakage power in SRAM's

  Fayez Robert Saliba, Hiroshi Kawaguchi, Takayasu Sakurai

  Institute of Electronics, Information and Communication, Engineers, IEICE, 2007年, IEICE Transactions on Electronics, E90-C(4) (4), 743 - 748, 英語

  [査読有り]

  研究論文（学術雑誌）


• Data transmission scheduling based on RTS/CTS exchange for periodic data gathering sensor networks

  Takashi Matsuda, Masumi Ichien, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  Institute of Electronics, Information and Communication, Engineers, IEICE, 2007年, IEICE Transactions on Communications, E90-B(12) (12), 3410 - 3418, 英語

  [査読有り]

  研究論文（学術雑誌）


• Power and memory bandwidth reduction of an H.264/AVC HDTV decoder LSI with elastic pipeline architecture

  Kentaro Kawakami, Mitsuhiko Kuroda, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2007年, PROCEEDINGS OF THE ASP-DAC 2007, pp.292-297, 292 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An organic FET SRAM with back gate to increase static noise margin and its application to Braille sheet display

  Makoto Takamiya, Tsuyoshi Sekitani, Yusaku Kato, Hiroshi Kawaguchi, Takao Someya, Takayasu Sakurai

  2007年01月, IEEE JOURNAL OF SOLID-STATE CIRCUITS, 42(1) (1), 93 - 100, 英語

  [査読有り]

  研究論文（学術雑誌）


• An efficiency degradation model of power amplifier and the impact against transmission power control for wireless sensor networks

  Shinji Mikami, Takashi Takeuchi, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2007年, Proceedings - 2007 IEEE Radio and Wireless Symposium, RWS, pp.447-450, 447 - 450, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 356-�W 433-MHz Rail-to-Rail Voltage Amplifier with Carrier Sensing Function for Wireless Sensor Networks

  MIKAMI Shinji, ICHIEN Mashumi, TAKEUCHI Takashi, KAWAGUCHI Hiroshi, OHTA Chikara, YOSHIMOTO Masahiko

  2007年, Proc. IEEE 2007 Radio Wireless Symposium (RWS 2007), pp.451-454, 451 - 454, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 10T non-precharge two-port SRAM for 74% power reduction in video processing

  Hiroki Noguchi, Yusuke Iguchi, Hidehiro Fujiwara, Yasuhiro Morita, Koji Nii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2007年, IEEE COMPUTER SOCIETY ANNUAL SYMPOSIUM ON VLSI, PROCEEDINGS, pp.107-112, 107 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An area-conscious low-voltage-oriented 8T-SRAM design under DVS environment

  Yasuhiro Morita, Hidehiro Fujiwara, Hiroki Noguchi, Yusuke Iguchi, Koji Nii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2007年, 2007 Symposium on VLSI Circuits, Digest of Technical Papers, pp.256-257, 256 - 257, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Multipath routing using Isochronous medium access control with multi wakeup period for wireless sensor networks

  Takashi Matsuda, Takafumi Aonishi, Takashi Takeuchi, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2007年, 2007 FOURTH INTERNATIONAL SYMPOSIUM ON WIRELESS COMMUNICATION SYSTEMS, VOLS 1 AND 2, pp.718-721, 796 - 799, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Improvement of counter-based broadcasting by random assessment delay extension for wireless sensor networks

  Shintaro Izumi, Takashi Matsuda, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2007年, 2007 International Conference on Sensor Technologies and Applications, SENSORCOMM 2007, Proceedings, pp.76-81, 76 - 81, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Cross-layer design for low-power wireless sensor node using long-wave standard time code

  Yu Otake, Masumi Ichien, Takashi Takeuchi, Akihiro Gion, Shinji Mikami, Hidehiro Fujiwara, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2007年, 2007 International Conference on Sensor Technologies and Applications, SENSORCOMM 2007, Proceedings, pp.341-346, 341 - 346, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Simple waveform model of inductive interconnects by Delayed Quadratic Transfer Function with application to scaling trend of inductive effects in VLSI's

  Danardono Dwi Antono, Kenichi Inagaki, Hiroshi Kawaguchi, Takayasu Sakurai

  2006年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E89A(12) (12), 3569 - 3578, 英語

  [査読有り]

  研究論文（学術雑誌）


• A sub-mW H.264 baseline-profile motion estimation processor core with a VLSI-oriented block partitioning strategy and SIMD/systolic-array architecture

  Junichi Miyakoshi, Yuichiro Murachi, Tetsuro Matsuno, Masaki Hamamoto, Takahiro Iinuma, Tomokazu Ishihara, Hiroshi Kawaguchi, Masayuki Miyama, Masahiko Yoshimoto

  2006年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E89A(12) (12), 3623 - 3633, 英語

  [査読有り]

  研究論文（学術雑誌）


• A 50 % power reduction in H.264/AVC HDTV video decoder LSI by dynamic voltage scaling in elastic pipeline

  Kentaro Kawakami, Jun Takemura, Mitsuhiko Kuroda, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2006年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E89A(12) (12), 3642 - 3651, 英語

  [査読有り]

  研究論文（学術雑誌）


• A 0.3-V operating,V-th-variation-tolerant SRAM under DVS environment for memory-rich SoC in 90-nm technology era and beyond

  Yasuhiro Morita, Hidehiro Fujiwara, Hiroki Noguchi, Kentaro Kawakami, Junichi Miyakoshi, Shinji Mikami, Koji Nii, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2006年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E89A(12) (12), 3634 - 3641, 英語

  [査読有り]

  研究論文（学術雑誌）


• V-DD-hopping accelerators for on-chip power supply circuit to achieve nano second-order transient time

  Kohei Onizuka, Hiroshi Kawaguchi, Makoto Takamiya, Takayasu Sakurai

  2006年11月, IEEE JOURNAL OF SOLID-STATE CIRCUITS, 41(11) (11), 2382 - 2389, 英語

  [査読有り]

  研究論文（学術雑誌）


• A power- and area-efficient SRAM core architecture with segmentation-free and horizontal/vertical accessibility for super-parallel video processing

  Junichi Miyakoshi, Yuichiro Murachi, Tomokazu Ishihara, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2006年11月, IEICE TRANSACTIONS ON ELECTRONICS, E89C(11) (11), 1629 - 1636, 英語

  [査読有り]

  研究論文（学術雑誌）


• Isochronous MAC using Low Frequency Radio Wave Time Synchronization for Wireless Sensor Networks

  ICHIEN Mashumi, TAKEUCHI Takashi, MIKAMI Shinji, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko

  本稿では,センサネットワークのためのメディアアクセス制御として,長波標準電波時刻同期を用いたマルチホップ通信可能なI-MAC(Isochronous-MAC)を提案する.I-MACはLow Power Listening方式をベースに,長波標準電波時刻同期によりノード全体が同じタイミングで起動する.受信ノードの起動時刻が予想できるため,LPLに比べてプリアンブル長を短くでき,消費電力を削減できる.本論文では,時刻同期に必要な消費電力オーバヘッドを考慮した解析モデルにより,起動周期,クロックドリフト,時刻同期頻度が消費電力に与える影響を調査した.その結果,LPLは,送信範囲内ノード数,データ送信頻度に対して最適な起動周期の感度が高く,起動周期の設定を注意深く選択する必要があるのに対し,I-MACは,起動周期の選択が容易であり,時刻同期に要する消費電力を考慮してもLPLに対して消費電力を低く抑えることができることを明らかにした.

  一般社団法人電子情報通信学会, 2006年10月, Proc. First International Conference on Communications Electronics (ICCE 2006), p.172-177(310) (310), 73 - 76, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Aggregation efficiency-aware greedy incremental tree routing for wireless sensor networks

  Shinji Mikami, Takafumi Aonishi, Hironori Yoshino, Chikara Ohta, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2006年10月, IEICE TRANSACTIONS ON COMMUNICATIONS, E89B(10) (10), 2741 - 2751, 英語

  [査読有り]

  研究論文（学術雑誌）


• A 3-D-stack organic sheet-type scanner with double-wordline and double-bitline structure

  Hiroshi Kawaguchi, Shingo Iba, Yusaku Kato, Tsuyoshi Sekitani, Takao Someya, Takayasu Sakurai

  2006年10月, IEEE SENSORS JOURNAL, 6(5) (5), 1209 - 1217, 英語

  [査読有り]

  研究論文（学術雑誌）


• しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発

  野口紘希, 森田泰弘, 藤原英弘, 川上健太郎, 宮越純一, 三上真司, 新居浩二, 川口 博, 吉本 雅彦

  2006年08月, 電子情報通信学会技術研究報告, ICD2006-106Vol.106No.206pp.155, 155 - 160, 日本語

  研究論文（国際会議プロシーディングス）


• 消費電力を50%削減する動的電圧/周波数制御型H.264

  川上健太郎, 竹村淳, 黒田光彦, 川口 博, 吉本 雅彦

  専用LSI回路に対して動的電圧スケーリングを適用可能にするエラスティックパイプラインアーキテクチャを提案する.提案アーキテクチャの適用例としてH.264/AVC HDTVデコーダへの適用を検討した.提案アーキテクチャはH.264 HDTVデコードの処理サイクル数を最大48%削減することができる.削減されたサイクルを利用してDVSを適用した場合,90nmプロセスにおいてH.264/AVCHDTVデコーダの消費電力をクロックゲーティング手法と比較して最大50%削減できることが見積もられた.

  一般社団法人電子情報通信学会, 2006年06月, 電子情報通信学会技術研究報告, ICD-2006-45 Vol.106 No.92 pp.3(92) (92), 31 - 36, 日本語

  研究論文（国際会議プロシーディングス）


• A Vth-Variation-Tolerant SRAM with 0.3-V Minimum Operation Voltage for Memory-Rich SoC under DVS Environment

  MORITA Yasuhiro, FUJIWARA Hidehiro, NOGUCHI Hiroki, KAWAKAMI Kentaro, MIYAKOSHI Junichi, MIKAMI Shinji, NII Koji, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko

  2006年06月, 2006 Symposium on VLSI Circuits Digest of Technical Papers, pp.16-17, 13 - 14, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Managing subthreshold leakage in charge-based analog circuits with low-VTH transistors by analog T- Switch (AT-Switch) and super cut-off CMOS (SCCMOS)

  Koichi Ishida, Kouichi Kanda, Atit Tamtrakarn, Hiroshi Kawaguchi, Takayasu Sakurai

  2006年04月, IEEE Journal of Solid-State Circuits, 41(4) (4), 859 - 866, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 定期情報収集型センサネットワークのためのRTS/CTS交換に基づくデータ送信スケジューリング

  松田隆志, 一圓真澄, 三上真司, 太田 能, 川口 博, 吉本 雅彦

  センサネットワークにおける最大の課題はシステムの可用時間を向上させることである.定期情報収集型アプリケーションにおける各センサノードのアイドル時間の割合は通信を行っている時間に比べ長くアイドル時間に消費する無駄な電力を低減することが非常に重要である.本研究では無線通信で衝突を避けるために用いられるRTS/CTSを利用したスケジューリングアルゴリズムを提案する.通信をスケジューリングすることにより,アイドル時にRF回路の電源を切ることでノードの消費電力を削減する.さらにデータ集約もスケジューリングすることにより,衝突が減り通信トラフィックの削減を可能にする.シミュレーションから提案方式は従来方式よりシステムの可用時間が最大220%向上するという結果が得られた.

  一般社団法人電子情報通信学会, 2006年04月, 電子情報通信学会技術研究報告, NS2006-7Vol.106No.14pp.25-28(14) (14), 25 - 28, 日本語

  研究論文（国際会議プロシーディングス）


• 送信電力制御による効率劣化の影響

  三上真司, 竹内隆, 川口 博, 太田 能, 吉本 雅彦

  ワイヤレスセンターネットワークの長寿命化において送信電力はその重要な1つの方法として考えられる。従来研究においては、消費電力はO(d^n)(ここでdは最大通信距離、nはパス損失係数)で変化すると仮定されてきた。しかし、この仮定は送信効率が常に一定の場合において成り立つものであり、実際には送信効率は変動すると考えられる。そこで本稿では、送信器の最終段であるパワーアンプ、インピーダンス整合回路、アンテナをモデル化し,インピーダンス整合理論ならびに,典型的なA、C級パワーアンの実回路シミュレーションにより、送信効率の劣化が及ぼす影響を検討した。その結果、送信効率が劣化する場合、送信器の消費電力がO(d^r)([numerilal formulu])により変化することを明らかにした。 In order to extend available period of wireless sensor networks, transmission power control is regarded as one of the promising schemes. In most of previous research about transmission power control, it is assumed that a transmitter has power consumption of O(d^n), where d and n denote maximum communication distance and pass loss factor. This assumption substantially holds under the condition that the transmitter efficiency is always constant (efficiency-fixed model). In practice, however, the transmitter efficiency can vary with antenna-output power. In this paper, we show a transmitter with its efficiency degradation has power consumption of O(d^r), where [numerilal formulu] (efficiency degradation model). To do so, we model the final stage of transmitter including antenna as an integrated circuit of PA (power amplifier), impedance matching circuit and antenna impedance, and then analyze the model in two ways. The first analysis is based on matching theorem. The second analysis treats of a typical and realistic circuit for class-A and C power amplifiers, and also verify the analytical results by circuit simulations.

  一般社団法人電子情報通信学会, 2006年04月, 電子情報通信学会技術研究報告, NS2006-4Vol.106No.14pp.13-16(14) (14), 13 - 16, 日本語

  研究論文（国際会議プロシーディングス）


• 製造ばらつきを考慮したセンサネットワークノード消費電力モデルの提案と評価

  竹内隆, 芳野宏徳, 一圓真澄, 松田隆志, 三上真司, 太田 能, 川口 博, 吉本 雅彦

  ワイヤレスセンサネットワークでは、ライフタイムの拡大が最も重要な課題である。ネットワークのライフタイムを拡大するためには、システム全体の最適設計をしなければならない。設計したシステムを評価するために、シミュレータに実装可能なセンサノードの消費電力モデルが求められていた。本研究では、センサノードの消費電力モデルに、現在CMOS回路で問題となっている閾値電圧の製造ばらつきを導入した。従来モデルと比較すると、閾値電圧ばらつきを考慮した場合、消費電力がばらつき、平均消費電力が増大することが判明した。さらに、ネットワークシミュレータに実装し、ネットワークレベルで比較した。その結果、従来のモデルはばらつきのあるモデルよりもシステムライフタイムを長く見積もる傾向にあることがわかった。

  一般社団法人電子情報通信学会, 2006年04月, 電子情報通信学会技術研究報告, NS2006-6Vol.106No.14pp.21-24(14) (14), 21 - 24, 日本語

  研究論文（国際会議プロシーディングス）


• センサネットワークのための長波帯標準電波時刻同期を用いた周期起動型MACの提案

  一圓真澄, 竹内隆, 三上真司, 川口 博, 太田 能, 吉本 雅彦

  本稿では,センサネットワークのためのメディアアクセス制御として,長波標準電波時刻同期を用いたマルチホップ通信可能なI-MAC(Isochronous-MAC)を提案する.I-MACはLow Power Listening方式をベースに,長波標準電波時刻同期によりノード全体が同じタイミングで起動する.受信ノードの起動時刻が予想できるため,LPLに比べてプリアンブル長を短くでき,消費電力を削減できる.本論文では,時刻同期に必要な消費電力オーバヘッドを考慮した解析モデルにより,起動周期,クロックドリフト,時刻同期頻度が消費電力に与える影響を調査した.その結果,LPLは,送信範囲内ノード数,データ送信頻度に対して最適な起動周期の感度が高く,起動周期の設定を注意深く選択する必要があるのに対し,I-MACは,起動周期の選択が容易であり,時刻同期に要する消費電力を考慮してもLPLに対して消費電力を低く抑えることができることを明らかにした.

  一般社団法人電子情報通信学会, 2006年04月, 電子情報通信学会技術研究報告, NS2006-8Vol.106No.14pp.29-32(14) (14), 29 - 32, 日本語

  研究論文（国際会議プロシーディングス）


• センサネットワークのための集約率を考慮したGIT経路制御の評価

  青西孝文, 芳野宏徳, 三上真司, 太田 能, 川口 博, 吉本 雅彦

  センサネットワークのための経路制御の研究では,完全集約が仮定されている場合が多くみられる.そのような仮定は,センサネットワークのアプリケーションを制約する.本稿では,GIT経路制御において集約効率がエネルギ消費に及ぼす影響を検討する.われわれは,集約効率に応じた最適な集約点を選択することで,どの程度のエネルギ消費を削減できるのかに興味がある.本稿では,GITを改良したAGIT(Aggregation efficiency-aware GIT)方式を提案する.また,exploratory messageを抑圧するための方法として,hop exploratory方式を検討する.シミュレーション結果より,AGITはGITに比べてデータ転送時のエネルギ消費を削減できることを示す.

  一般社団法人電子情報通信学会, 2006年04月, 電子情報通信学会技術研究報告, NS2006-9Vol.106No.14pp.33-36(14) (14), 33 - 36, 日本語

  研究論文（国際会議プロシーディングス）


• Leakage-suppressed clock-gating circuit with Zigzag Super Cut-off CMOS (ZSCCMOS) for leakage-dominant sub-70-mn and sub-l-V-V-DD LSIs

  KS Min, HD Choi, HY Choi, H Kawaguchi, T Sakurai

  2006年04月, IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 14(4) (4), 430 - 435, 英語

  [査読有り]

  研究論文（学術雑誌）


• An Architecture Study of Scalable Optical-Flow Processor for Real-Time Video Segmentation

  YAMAMOTO Ryo, FUKAYAMA Yuuki, KATAGIRI Tadayoshi, MIYAKOSHI Junichi, KURODA Yuki, MINEGISHI Noriyuki, MIYAMA Masayuki, KAWAGUCHI Hiroshi, IMAMURA Kosuke, HASHIMOTO Hideo, YOSHIMOTO Masahiko

  2006年04月, Proc. IEEE Symposium on Low-Power High-Speed Chips (COOL Chips IX), pp. 225-240, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Trends of on-chip interconnects in deep sub-micron VLSI

  DD Antono, K Inagaki, H Kawaguchi, T Sakurai

  2006年03月, IEICE TRANSACTIONS ON ELECTRONICS, E89C(3) (3), 392 - 394, 英語

  [査読有り]

  研究論文（学術雑誌）


• An Organic FET SRAM for Braille Sheet Display with Back Gate to Increase Static Noise Margin

  TAKAMIYA Makoto, SEKITANI Tsuyoshi, KATO Yusaku, KAWAGUCHI Hiroshi, SOMEYA Takao, SAKURAI Takayasu

  2006年02月, IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC), pp. 276-277, 276 - 278

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Fully-Depleted SOI CMOS circuits and technology: For ultralow-power applications

  Sakurai, T., Matsuzawa, A., Douseki, T., Matsuhashi, H., Tsuchiya, T., Omura, Y., Shimomura, H., Yonemaru, M., Fujii, K., Kameyama, A., Kawaguchi, H., Tsukahara, T., Kozaki, M., Kinoshita, M., Sawada, A., Matsuya, Y., Terada, J., Inagaki, Y., Fuse, T., Ohtomo, Y., Koizumi, H., Baba, S., Nishimura, K., Yoshida, Y., Hama, N., Mogami, T., Hiramoto, T., Uchida, K., Takagi, S.-I., Numata, T.

  Fully-Depleted SOI CMOS Circuits and Technology: For Ultralow-Power Applications, 2006年, Fully-Depleted SOI CMOS Circuits and Technology: For Ultralow-Power Applications

  研究論文（学術雑誌）


• Low power and flexible braille sheet display with organic FET's and plastic actuators

  Makoto Takamiya, Tsuyoshi Sekitani, Yusaku Kato, Hiroshi Kawaguchi, Takao Someya, Takayasu Sakurai

  2006年, 2006 IEEE INTERNATIONAL CONFERENCE ON INTEGRATED CIRCUIT DESIGN AND TECHNOLOGY, PROCEEDINGS, 219 - +, 英語

  研究論文（国際会議プロシーディングス）


• A large-area flexible wireless power transmission sheet using printed plastic MEMS switches and organic field-effect transistors

  Tsuyoshi Sekitani, Makoto Takamiya, Yoshiaki Noguchi, Shintaro Nakano, Yusaku Kato, Kazuki Hizu, Hiroshi Kawaguchi, Takayasu Sakurai, Takao Someya

  2006年, Technical Digest - International Electron Devices Meeting, IEDM, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Chip-to-chip inductive wireless power transmission system for SiP applications

  Kohei Onizuka, Hiroshi Kawaguchi, Makoto Takamiya, Tadahiro Kuroda, Takayasu Sakurai

  2006年, Proceedings of the Custom Integrated Circuits Conference, 575 - 578, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Stacked-chip implementation of on-chip buck converter for power-aware distributed power supply systems

  Kohei Onizuka, Hiroshi Kawaguchi, Makoto Takamiya, Takayasu Sakurai

  2006年, 2006 IEEE Asian Solid-State Circuits Conference, ASSCC 2006, 127 - 130, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Special section on VLSI Design and CAD Algorithms

  Hidetoshi Onodera, Makoto Ikeda, Tohru Ishihara, Tsuyoshi Isshiki, Koji Inoue, Kenichi Okada, Seiji Kajihara, Mineo Kaneko, Hiroshi Kawaguchi, Shinji Kimura, Morihiro Kuga, Atsushi Kurokawa, Takashi Sato, Toshiyuki Shibuya, Yoichi Shiraishi, Kazuyoshi Takagi, Atsushi Takahashi, Yoshinori Takeuchi, Nozomu Togawa, Hiroyuki Tomiyama, Yuichi Nakamura, Kiyoharu Hamaguchi, Yukiya Miura, Shin-Ichi Minato, Ryuichi Yamaguchi, Masaaki Yamada, Yasushi Yuminaka, Takayuki Watanabe, Masanori Hashimoto, Masayuki Miyazaki

  Institute of Electronics, Information and Communication, Engineers, IEICE, 2006年, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E89-A(12) (12), 3377, 英語

  [査読有り]

  研究論文（学術雑誌）


• Organic transistor integerated circuits for large-area sensors

  T. Someya, T. Sekitani, S. Iba, Y. Kato, T. Sakurai, H. Kawaguchi

  2006年, Molecular Crystals and Liquid Crystals, 444, 13 - 22, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Low-power low-leakage FPGA design using zigzag power gating, dual-V(TH)/V(DD) and micro-V(DD)-hopping

  Canh Quang Tran, Hiroshi Kawaguchi, Takayasu Sakurai

  Institute of Electronics, Information and Communication, Engineers, IEICE, 2006年, IEICE Transactions on Electronics, E89-C(3) (3), 280 - 286, 英語

  [査読有り]

  研究論文（学術雑誌）


• Isochronous MAC using long-wave standard time code for wireless sensor networks

  Masumi Ichien, Takashi Takeuchi, Shinji Mikami, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2006年, 2006 FIRST INTERNATIONAL CONFERENCE ON COMMUNICATIONS AND ELECTRONICS, 172 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Use of laser drilling in the manufacture of organic inverter circuits

  S Iba, Y Kato, T Sekitani, H Kawaguchi, T Sakurai, T Someya

  2006年01月, ANALYTICAL AND BIOANALYTICAL CHEMISTRY, 384(2) (2), 374 - 377, 英語

  [査読有り]

  研究論文（学術雑誌）


• An energy-harvesting wireless-interface SoC for short-range data communication

  Shinji Mikami, Tetsuro Matsuno, Masayuki Miyama, Hiroshi Kawaguchi, Masahiko Yoshimoto, Hiroaki Ono

  Institute of Electrical Engineers of Japan, 2006年, IEEJ Transactions on Electronics, Information and Systems, 126(5) (5), 565 - 570, 英語

  [査読有り]

  研究論文（学術雑誌）


• Impact of aggregation efficiency on GIT routing for wireless sensor networks

  Takafumi Aonishi, Takashi Matsuda, Shinji Mikami, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2006年, 2006 INTERNATIONAL CONFERENCE ON PARALLEL PROCESSING WORKSHOPS, PROCEEDINGS, pp.00-00, 151 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A two-port SRAM for real-time video processor saving 53% of bitline power with majority logic and data-bit reordering

  Hidehiro Fujiwara, Koji Nii, Junichi Miyakoshi, Yuichiro Murachi, Yasuhiro Morita, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2006年, ISLPED '06: Proceedings of the 2006 International Symposium on Low Power Electronics and Design, pp.61-66, 61 - 66, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A power-variation model for sensor node and the impact against life time of wireless sensor networks

  Takashi Matsuda, Takashi Takeuchi, Hironori Yoshino, Masumi Ichien, Shinji Mikami, Hiroshi Kawaguchi, Chikara Ohta, Masahiko Yoshimoto

  2006年, 2006 FIRST INTERNATIONAL CONFERENCE ON COMMUNICATIONS AND ELECTRONICS, pp.106-111, 106 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A power- and area-efficient SRAM core architecturt for super-parallel video processing

  Junichi Miyakoshi, Yuichiro Murachi, Masaki Hamamoto, Takahiro Iinuma, Tomokazu Ishihara, Hiroshi Kawaguchi, Masahiko Yoshimoto, Tetsuro Matsuno

  2006年, IFIP VLSI-SOC 2006: IFIP WG 10.5 INTERNATIONAL CONFERENCE ON VERY LARGE SCALE INTEGRATION & SYSTEM-ON-CHIP, pp.192-197, 192 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An 800-�W H.264 Baseline-Profile Motion Estimation Processor Core

  IINUMA Takahiro, MIYAKOSHI Junichi, MURACHI Yuichiro, MATSUNO Tetsuro, HAMAMOTO Masaki, ISHIHARA Tomokazu, KAWAGUCHI Hiroshi, MIYAMA Masayuki, YOSHIMOTO Masahiko

  2006年, 2006 IEEE Asian Solid-State Circuits Conference Proceedings, pp.99-102, 99 - 102, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Integration of organic FETs with organic photodiodes for a large area, flexible, and lightweight sheet image scanners

  T Someya, Y Kato, S Iba, Y Noguchi, T Sekitani, H Kawaguchi, T Sakurai

  2005年11月, IEEE TRANSACTIONS ON ELECTRON DEVICES, 52(11) (11), 2502 - 2511, 英語

  [査読有り]

  研究論文（学術雑誌）


• センサネットワークのための集約率を考慮したGIT経路制御の評価

  青西孝文, 芳野宏徳, 三上真司, 太田 能, 川口 博, 吉本 雅彦

  センサネットワークのための経路制御の研究では, 完全集約が仮定されている場合が多くみられる.そのような仮定は, センサネットワークのアプリケーションを制約する.本稿では, GIT経路制御において集約効率がエネルギ消費に及ぼす影響を検討する.われわれは, 集約効率に応じた最適な集約点を選択することで, どの程度のエネルギ消費を削減できるのかに興味がある.本稿では, GITを改良したAGIT(Aggregation afficiency-aware GIT)方式を提案する.また, exploratory messageを抑圧するための方法として, minimum exploratory方式とhop exploratory方式を検討する.シミュレーション結果より, AGITはGITに比べてデータ転送時のエネルギ消費を削減できることを示す.

  一般社団法人電子情報通信学会, 2005年10月, 電子情報通信学会技術研究報告;NS2005-108, Vol.105; No.357; pp.37-40(357) (357), 37 - 40, 日本語

  研究論文（国際会議プロシーディングス）


• ワイヤレスセンサノードのための送信電力制御におけるインピーダンス不整合の影響

  三上真司, 竹内隆, 太田 能, 川口 博, 吉本 雅彦

  2005年09月, 2005年電子情報通信学会ソサイエティ大会;B-5-148, p.148, 日本語

  研究論文（国際会議プロシーディングス）


• (Invited) Recent Progress of Organic Transistor Integrated Circuits for Large-Area Sensor Applications

  SOMEYA Takao, SAKURAI Takayasu, SEKITANI Tsuyoshi, KAWAGUCHI Hiroshi, IBA Shingo, KATO Yusaku, NOGUCHI Yoshiaki

  2005年09月, Proceedings of International Conference on Solid State Devices and Materials (SSDM), pp. 380-381

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Conformable, flexible, large-area networks of pressure and thermal sensors with organic transistor active matrixes

  T Someya, Y Kato, T Sekitani, S Iba, Y Noguchi, Y Murase, H Kawaguchi, T Sakurai

  2005年08月, PROCEEDINGS OF THE NATIONAL ACADEMY OF SCIENCES OF THE UNITED STATES OF AMERICA, 102(35) (35), 12321 - 12325, 英語

  [査読有り]

  研究論文（学術雑誌）


• Control of threshold voltage of organic field-effect transistors with double-gate structures

  S Iba, T Sekitani, Y Kato, T Someya, H Kawaguchi, M Takamiya, T Sakurai, S Takagi

  2005年07月, APPLIED PHYSICS LETTERS, 87(2) (2), 英語

  [査読有り]

  研究論文（学術雑誌）


• Frequency-voltage cooperative CPU power control: A design rule and its application by feedback prediction

  Keisuke Toyama, Satoshi Misaka, Kazuo Aisaka, Toshiyuki Aritsuka, Kunio Uchiyama, Koichiro Ishibashi, Hiroshi Kawaguchi, Takayasu Sakurai

  2005年06月, Systems and Computers in Japan, 36(6) (6), 39 - 48, 英語

  [査読有り]

  研究論文（学術雑誌）


• Time Revising Robust Frequency-Voltage Cooperative Power Reduction for Multi-tasking Multimedia Applications

  MISAKA Satoshi, KAWAGUCHI Hiroshi, SAKURAI Takayasu

  2005年04月, IEEE International Symposium on Low-Power and High-Speed Chips (COOL Chips), pp. 165-180

  [査読有り]

  研究論文（国際会議プロシーディングス）


• μITRON-LP: Power-conscious real-time OS based on cooperative voltage scaling for multimedia applications

  Hiroshi Kawaguchi, Youngsoo Shin, Takayasu Sakurai

  2005年02月, IEEE Transactions on Multimedia, 7(1) (1), 67 - 74, 英語

  [査読有り]

  研究論文（学術雑誌）


• Sheet image scanner with organic transistor integrated circuits

  T. Someya, T. Sakurai, T. Sekitani, H. Kawaguchi, Y. Kato, S. Iba

  2005年, IDW/AD'05 - Proceedings of the 12th International Display Workshops in Conjunction with Asia Display 2005, (2) (2), 1037 - 1040, 英語

  研究論文（国際会議プロシーディングス）


• More than two orders of magnitude leakage current reduction in look-up table for FPGA's

  Canh Q. Tran, Hiroshi Kawaguchi, Takayasu Sakurai

  2005年, Proceedings - IEEE International Symposium on Circuits and Systems, 4701 - 4704, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Subthreshold-leakage suppressed switched capacitor circuit based on super cut-off CMOS (SCCMOS)

  K. Ishida, K. Kanda, A. Tamtrakarn, H. Kawaguchi, T. Sakurai

  2005年, Proceedings - IEEE International Symposium on Circuits and Systems, 3119 - 3122, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Row-by-Row Dynamic Source-Line Voltage Control (RRDSV) scheme for two orders of magnitude leakage current reduction of sub-1-V-VDD SRAM's

  Kyeong-Sik Min, Kouichi Kanda, Hiroshi Kawaguchi, Kenichi Inagaki, Fayez Robert Saliba, Hoon-Dae Choi, Hyun-Young Choi, Daejeong Kim, Dong Myong Kim, Takayasu Sakurai

  Institute of Electronics, Information and Communication, Engineers, IEICE, 2005年, IEICE Transactions on Electronics, E88-C(4) (4), 760 - 767, 英語

  [査読有り]

  研究論文（学術雑誌）


• Cut-and-paste customization of organic FET integrated circuit and its application to electronic artificial skin

  Hiroshi Kawaguchi, Takao Someya, Tsuyoshi Sekitani, Takayasu Sakurai

  2005年01月, IEEE Journal of Solid-State Circuits, 40(1) (1), 177 - 185, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Subthreshold-leakage suppressed switched capacitor circuit based on super cut-off CMOS (SCCMOS)

  K Ishida, K Kanda, A Tamtrakarn, H Kawaguchi, T Sakurai

  2005年, 2005 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), VOLS 1-6, CONFERENCE PROCEEDINGS, pp. 3119-3122, 3119 - 3122, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• More than two orders of magnitude leakage current reduction in look-up table for FPGA's

  CQ Tran, H Kawaguchi, T Sakurai

  2005年, 2005 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), VOLS 1-6, CONFERENCE PROCEEDINGS, pp. 4701-4704, 4701 - 4704, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Low-power high-speed level shifter design for block-level dynamic voltage scaling environment

  CQ Tran, H Kawaguchi, T Sakurai

  2005年, 2005 International Conference on Integrated Circuit Design and Technology, pp. 229-232, 229 - 232, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Recent advances in applications of organic integrated circuits for large-area electronics

  T Someya, T Sakurai, T Sekitani, H Kawaguchi, S Iba, Y Kato

  2005年, 2005 International Conference on Integrated Circuit Design and Technology, pp. 57-58, 57 - 58, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Managing leakage in charge-based analog circuits with low-V-TH transistors by analog T-switch (AT-switch) and super cut-off CMOS

  K Ishida, K Kanda, A Tamtrakarn, H Kawaguchi, T Sakurai

  2005年, 2005 Symposium on VLSI Circuits, Digest of Technical Papers, pp. 122-125, 122 - 125, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Experimental verification of row-by-row variable V-DD scheme reducing 95% active leakage power of SRAM's

  FR Saliba, H Kawaguchi, T Sakurai

  2005年, 2005 Symposium on VLSI Circuits, Digest of Technical Papers, pp. 162-165, 162 - 165, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Pocket scanner using organic transistors and detectors

  T Someya, T Sakurai, T Sekitani, H Kawaguchi, Y Kato, S Iba

  2005年, 2005 IEEE LEOS Annual Meeting Conference Proceedings (LEOS), pp. 59-60, 59 - 60, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 95% Leakage-reduced FPGA using zigzag power-gating, dual-V(TH)/V(DD) and micro-VDD-hopping

  Canh Q. Tran, Hiroshi Kawaguchi, Takayasu Sakurai

  2005年, 2005 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE, PROCEEDINGS OF TECHNICAL PAPERS, pp. 149-152, 149 - 152, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A flexible, lightweight Braille sheet display with plastic actuators driven by an organic field-effect transistor active matrix

  Y Kato, S Iba, T Sekitani, Y Noguchi, K Hizu, XZ Wang, K Takenoshita, Y Takamatsu, S Nakano, K Fukuda, K Nakamura, T Yamaue, M Doi, K Asaka, H Kawaguchi, M Takamiya, T Sakurai, T Someya

  2005年, IEEE INTERNATIONAL ELECTRON DEVICES MEETING 2005, TECHNICAL DIGEST, pp. 105-108, 105 - 108, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 95% Leakage-reduced FPGA using zigzag power-gating, dual-V(TH)/V(DD) and micro-VDD-hopping

  Canh Q. Tran, Hiroshi Kawaguchi, Takayasu Sakurai

  2005年, 2005 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE, PROCEEDINGS OF TECHNICAL PAPERS, vol. E89-C, no. 3, pp. 280-286, 149 - 152, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Managing leakage in charge-based analog circuits with low-V-TH transistors by analog T-switch (AT-switch) and super cut-off CMOS

  K Ishida, K Kanda, A Tamtrakarn, H Kawaguchi, T Sakurai

  2005年, 2005 Symposium on VLSI Circuits, Digest of Technical Papers, vol.41:no. 4:pp. 859-867, 122 - 125, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A large-area, flexible pressure sensor matrix with organic field-effect transistors for artificial skin applications

  Takao Someya, Tsuyoshi Sekitani, Shingo Iba, Yusaku Kato, Hiroshi Kawaguchi, Takayasu Sakurai

  2004年07月, Proceedings of the National Academy of Sciences of the United States of America, 101(27) (27), 9966 - 9970, 英語

  [査読有り]

  研究論文（学術雑誌）


• High mobility of pentacene field-effect transistors with polyimide gate dielectric layers

  Yusaku Kato, Shingo Iba, Ryohei Teramoto, Tsuyoshi Sekitani, Takao Someya, Hiroshi Kawaguchi, Takayasu Sakurai

  2004年05月, Applied Physics Letters, 84(19) (19), 3789 - 3791, 英語

  [査読有り]

  研究論文（学術雑誌）


• A large-area, flexible, and lightweight sheet image scanner integrated with organic field-effect transistors and organic photodiodes

  Takao Someya, Shingo Iba, Yusaku Kato, Tsuyoshi Sekitani, Yoshiaki Noguchi, Yousuke Murase, Hiroshi Kawaguchi, Takayasu Sakurai

  2004年, Technical Digest - International Electron Devices Meeting, IEDM, 365 - 368, 英語

  研究論文（国際会議プロシーディングス）


• Organic field-effect transistors with bending radius down to 1 mm

  Hiroshi Kawaguchi

  2004年, Materials Research Society Symposium - Proceedings

  研究論文（学術雑誌）


• 0.5V, 400MHz, VDD-hopping processor with zero VTH FD-SOI technology

  Hiroshi Kawaguchi, Kouichi Kanda, Koichi Nose, Sadaaki Hattori, Danardono Dwi Antono, Daisuke Yamada, Takayuki Miyazaki, Kenichi Inagaki, Toshiro Hiramoto, Takayasu Sakurai

  2003年, Digest of Technical Papers - IEEE International Solid-State Circuits Conference, 101 - 481, 英語

  研究論文（国際会議プロシーディングス）


• Row-by-row dynamic source-line voltage control (RRDSV) scheme for two orders of magnitude leakage current reduction of sub-1-V-V-DD SRAM's

  KS Min, K Kanda, T Sakurai

  2003年, ISLPED'03: PROCEEDINGS OF THE 2003 INTERNATIONAL SYMPOSIUM ON LOW POWER ELECTRONICS AND DESIGN, vol. E88-C, no. 4, pp. 760-767, 66 - 71, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• V TH-hopping scheme to reduce subthreshold leakage for low-power processors

  Koichi Nose, Masayuki Hirabayashi, Hiroshi Kawaguchi, Seongsoo Lee, Takayasu Sakurai

  2002年03月, IEEE Journal of Solid-State Circuits, 37(3) (3), 413 - 419, 英語

  [査読有り]

  研究論文（学術雑誌）


• A controller LSI for realizing V-DD-hopping scheme with off-the-shelf processors and its application to MPEG4 system

  Hiroshi Kawaguchi

  2002年, IEICE Transactions on Electronics

  研究論文（学術雑誌）


• A controller LSI for realizing V_DD-hopping scheme with off-the-shelf processors and its application to MPEG4 system

  Kawaguchi, H., Zhang, G., Lee, S., Shin, Y., Sakurai, T.

  2002年, IEICE Transactions on Electronics, E85-C(2) (2)

  研究論文（学術雑誌）


• Two orders of magnitude leakage power reduction of low voltage SRAM's by row-by-row dynamic VDD control (RRDV) scheme

  Kouichi Kanda, Takayuki Miyazaki, Mitt Kyeong Sik, Hiroshi Kawaguchi, Takayasu Sakurai

  Institute of Electrical and Electronics Engineers Inc., 2002年, Proceedings of the Annual IEEE International ASIC Conference and Exhibit, 2002-, 381 - 385, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Design impact of positive temperature dependence on drain current in sub-1-V CMOS VLSIs

  Kouichi Kanda, Kouichi Nose, Hiroshi Kawaguchi, Takayasu Sakurai

  2001年10月, IEEE Journal of Solid-State Circuits, 36(10) (10), 1559 - 1564, 英語

  [査読有り]

  研究論文（学術雑誌）


• Optimum device parameters and scalability of variable threshold voltage complementary MOS (VTCMOS)

  T Hiramoto, M Takamiya, H Koura, T Inukai, H Gomyo, H Kawaguchi, T Sakurai

  2001年04月, JAPANESE JOURNAL OF APPLIED PHYSICS PART 1-REGULAR PAPERS SHORT NOTES & REVIEW PAPERS, 40(4B) (4B), 2854 - 2858, 英語

  [査読有り]

  研究論文（学術雑誌）


• Author and Subject Index Vol. 125, Suppl. 1, 2001

  Hiroshi Kawaguchi

  2001年, International Archives of Allergy and Immunology

  研究論文（学術雑誌）


• An LSI for VDD-hopping and MPEG4 system based on the chip

  Hiroshi Kawaguchi, Gang Zhang, Seongsoo Lee, Takayasu Sakurai

  2001年, ISCAS 2001 - 2001 IEEE International Symposium on Circuits and Systems, Conference Proceedings, 4, 918 - 921, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Super cut-off CMOS (SCCMOS) scheme for 0.5-V supply voltage with picoampere stand-by current

  Hiroshi Kawaguchi, Koichi Nose, Takayasu Sakurai

  IEEE, 2000年10月, IEEE Journal of Solid-State Circuits, 35(10) (10), 1498 - 1501, 英語

  [査読有り]

  研究論文（学術雑誌）


• Lack of association with interleukin 1 receptor antagonist and interleukin-1 beta gene polymorphisms in sarcoidosis patients

  Hiroshi Kawaguchi

  2000年, Respiratory Medicine

  研究論文（学術雑誌）


• Boosted gate MOS (BGMOS): Device/circuit cooperation scheme to achieve leakage-free giga-scale integration

  T Inukai, M Takamiya, K Nose, H Kawaguchi, T Hiramoto, T Sakurai

  2000年, PROCEEDINGS OF THE IEEE 2000 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 409 - 412, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Vitamin D receptor gene polymorphism in sarcoidosis

  Hiroshi Kawaguchi

  1999年, American Journal of Respiratory and Critical Care Medicine

  研究論文（学術雑誌）


• A reduced clock-swing flip-flop (RCSFF) for 63% power reduction

  Hiroshi Kawaguchi, Takayasu Sakurai

  John Wiley and Sons Inc., 1999年01月, High-Performance System Design: Circuits and Logic, 349 - 353, 英語

  [査読有り]

  論文集(書籍)内論文


• A Reduced Clock-Swing Flip-Flop (RCSFF) for 63% power reduction

  Hiroshi Kawaguchi, Takayasu Sakurai

  1998年05月, IEEE Journal of Solid-State Circuits, 33(5) (5), 807 - 811, 英語

  [査読有り]

  研究論文（学術雑誌）


• Delay and noise formulas for capacitively coupled distributed RC lines

  Hiroshi Kawaguchi

  1998年, PROCEEDINGS OF THE ASP-DAC - ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE WITH EDA TECHNO FAIR

  研究論文（学術雑誌）

• マイクロ波ドップラーセンサを用いた非接触生体認証—Heartbeat-based Non-contact Biometric Authentication Using Microwave Doppler Sensor

  高橋 宏太, 和泉 慎太郎, 川口 博

  [東京] : Institute of Electrical Engineers of Japan, 2023年11月, 「センサ・マイクロマシンと応用システム」シンポジウム論文集 電気学会センサ・マイクロマシン部門 [編], 40, 5p, 日本語


• 空間超音波を用いた非接触呼吸モニタリング

  都甲尚志, 河合晃聖, 石井徹, 和泉慎太郎, 川口博

  2023年, 電子情報通信学会大会講演論文集(CD-ROM), 2023


• 浴室監視のための超音波音線法シミュレーション手法

  BIN KAMARULZAMAN M. Shahrul Amir, 濱邉理久, 安田祐人, 大原遼太郎, 佐藤駿, 和泉慎太郎, 川口博

  2023年, センサ・マイクロマシンと応用システムシンポジウム(CD-ROM), 40th


• 空間超音波とVAEを用いた浴室内3次元人物位置推定

  佐藤駿, 安田祐人, 大原遼太郎, 濱邉理玖, 玄田貴之, 今中翔哉, 和泉慎太郎, 川口博

  2023年, センサ・マイクロマシンと応用システムシンポジウム(CD-ROM), 40th


• 機械学習を用いた浴室内音響イベント検出

  森浩貴, 玄田貴之, 佐藤駿, 大原遼太郎, SHAHRUL Muhammad, 安田裕人, 河合晃聖, 濱邉理玖, 和泉慎太郎, 川口博

  2023年, センサ・マイクロマシンと応用システムシンポジウム(CD-ROM), 40th


• 超音波と可聴域音声を用いた機械学習による道路交通モニタリング

  濱邉理玖, 大原遼太郎, 安田祐人, 佐藤駿, 川口博, 和泉慎太郎

  2023年, 電子情報通信学会大会講演論文集(CD-ROM), 2023


• Variational Autoencoderを用いた腹部体表面電位信号の分離

  吉野早耶, 和泉慎太郎, 川口博

  2023年, 電子情報通信学会大会講演論文集(CD-ROM), 2023


• 1W/8R20T SRAMコードブックメモリによる深層学習プロセッサの主記憶帯域削減

  大原遼太郎, 加太雅也, 大地正和, 大地正和, 安田祐人, 大地正和, 濱邉理玖, 和泉慎太郎, 川口博

  2023年, 電子情報通信学会技術研究報告(Web), 123(143(SDM2023 35-53)) (143(SDM2023 35-53))


• 空間超音波を用いた非接触バイタルモニタリング—Non-contact vital monitoring using spatial ultrasound

  河合 晃聖, 和泉 慎太郎, 川口 博, 近藤 勲, 小椋 朗広

  Institute of Electrical Engineers of Japan, 2022年11月, 「センサ・マイクロマシンと応用システム」シンポジウム論文集 電気学会センサ・マイクロマシン部門 [編], 39, 3p, 日本語


• マルチモーダルセンシングによる脊髄損傷患者の下肢伸展挙上の解析—Analysis of SLR in spinal cord injury patients using multimodal sensing

  吉倉 崚人, 和泉 慎太郎, 杉本 達也, 川口 博

  Institute of Electrical Engineers of Japan, 2022年11月, 「センサ・マイクロマシンと応用システム」シンポジウム論文集 電気学会センサ・マイクロマシン部門 [編], 39, 4p, 日本語


• 電極間インピーダンスの周波数特徴を用いたウェアラブル発汗量センサの検討—Wearable Perspiration Volume Sensor Using Dual-Frequency Impedance Measurement

  髙松 稜, 和泉 慎太郎, 川口 博

  Institute of Electrical Engineers of Japan, 2022年11月, 「センサ・マイクロマシンと応用システム」シンポジウム論文集 電気学会センサ・マイクロマシン部門 [編], 39, 3p - 4, 日本語


• 屋外における空間超音波とVAEを用いた物体3次元再構築手法

  佐藤駿, 安田祐人, 大原遼太郎, 濱邉理玖, 石井徹, 和泉慎太郎, 川口博

  2022年, センサ・マイクロマシンと応用システムシンポジウム(CD-ROM), 39th


• 乾燥電極を用いる心電図センサのための低消費電力ノイズ低減技術

  元辻有貴, 和泉慎太郎, 川口博

  2022年, センサ・マイクロマシンと応用システムシンポジウム(CD-ROM), 39th


• マトリクス回路を用いたウェアラブル温冷覚提示デバイス

  江森俊哉, 和泉慎太郎, 和泉慎太郎, 伊庭野健造, 伊庭野健造, 伊藤雄一, 伊藤雄一, 佐藤克成, 佐藤克成, 菅原徹, 菅原徹, 川口博

  2022年, 日本機械学会ロボティクス・メカトロニクス講演会講演論文集(CD-ROM), 2022


• マイクロ波ドップラーセンサを用いた心拍計測における個人差の評価

  真鍋歩夢, 和泉慎太郎, 落合拓光, 川口博

  2021年, 電子情報通信学会技術研究報告(Web), 121(24(WBS2021 1-21)) (24(WBS2021 1-21))


• 大型船舶エンジンの燃料効率改善を目的とした回転体位相計測センサの開発

  小銭瞭介, 原田正康, 吉川裕木子, 石井徹, 和泉慎太郎, 川口博, 上村祥平, 荒木要, 松田真理子

  2021年, マリンエンジニアリング学術講演会講演論文集, 91st


• マイクロ波ドップラーセンサを用いた心拍計測技術の検討

  落合拓光, 和泉慎太郎, 矢野裕二, 川口博, 吉本雅彦

  2020年, 電子情報通信学会大会講演論文集(CD-ROM), 2020


• ウェアラブル生体情報センサのための学習推論アーキテクチャの検討

  渡辺大輔, 矢野祐二, 和泉慎太郎, 川口博, 吉本雅彦

  2020年, 電子情報通信学会大会講演論文集(CD-ROM), 2020


• 体温発電を用いた心電図計測のための低消費電力回路の検討

  藤井将裕, 和泉慎太郎, 矢野裕二, 川口博, 吉本雅彦

  2020年, 電子情報通信学会大会講演論文集(CD-ROM), 2020


• 加速度センサとひずみセンサを用いた咳嗽検出手法の検討

  渡辺大輔, 和泉慎太郎, 大歳丈博, 永野達也, 西村善博, 吉本雅彦, 川口博

  2020年, 電子情報通信学会技術研究報告(Web), 120(219(MICT2020 7-20)) (219(MICT2020 7-20))


• 複数の光電式容積脈波センサを用いた心拍間隔誤差補正手法

  親富彩花, 和泉慎太郎, 矢野裕二, 川口博, 吉本雅彦

  2020年, 電子情報通信学会大会講演論文集(CD-ROM), 2020


• 光量積分回路を用いた低消費電力光電式容積脈波センサ

  笹井 香菜, 和泉 慎太郎, 渡辺 健斗, 矢野 祐二, 川口 博, 吉本 雅彦

  Institute of Electrical Engineers of Japan, 2019年11月19日, 「センサ・マイクロマシンと応用システム」シンポジウム論文集 電気学会センサ・マイクロマシン部門 [編], 36, 4p, 日本語


• 光電式容積脈波法を用いた脈拍測定の低消費電力化手法

  渡辺健斗, 和泉慎太郎, 矢野祐二, 川口博, 吉本雅彦

  2019年, 電子情報通信学会技術研究報告, 118(383(MICT2018 59-67)(Web)) (383(MICT2018 59-67)(Web))


• ウェアラブル生体情報センサのための学習推論アルゴリズムの検討

  渡辺大輔, 矢野祐二, 和泉慎太郎, 川口博, 吉本雅彦

  2019年, 電子情報通信学会技術研究報告, 119(263(MICT2019 23-37)(Web)) (263(MICT2019 23-37)(Web))


• ARモデルを用いた心拍変動解析のための低消費電力アーキテクチャの検討

  吉田聖也, 和泉慎太郎, 矢野裕二, 川口博, 吉本雅彦

  2019年, 電子情報通信学会大会講演論文集(CD-ROM), 2019


• メモリ容量と帯域幅削減のための分散深層学習ハードウェア

  川口博, 森陽紀, 陽川哲也, 和泉慎太郎, 井上淳樹

  2018年, 電気関係学会関西連合大会講演論文集(CD-ROM), 2018


• 消化管内への留置を目的とした飲み込み型デバイスの検討

  中村 亮太, 和泉 慎太郎, 川口 博, 吉本 雅彦, 太田 英敏

  Institute of Electrical Engineers of Japan, 2017年10月31日, 「センサ・マイクロマシンと応用システム」シンポジウム論文集 電気学会センサ・マイクロマシン部門 [編], 34, 1 - 5, 日本語


• マイクロ波ドップラーセンサを用いた車両走行中の心拍計測手法

  松永大地, 和泉慎太郎, 川口博, 吉本雅彦

  2017年, 電子情報通信学会大会講演論文集(CD-ROM), 2017


• ノイズフィードバック技術を用いたウェアラブル向け容量結合型心電センサ

  永里佑樹, 和泉慎太郎, 川口博, 吉本雅彦

  2017年, 電子情報通信学会大会講演論文集(CD-ROM), 2017


• ウェアラブルデバイスのための圧電素子を用いたマルチモーダルな心血管情報の計測

  岡野孝昭, 和泉慎太郎, 勝浦巧, 川口博, 吉本雅彦

  2017年, センサ・マイクロマシンと応用システムシンポジウム(CD-ROM), 34th


• ヘルスケアデバイスと材料

  川口博, 和泉慎太郎, 吉本雅彦

  2016年, 日本化学会春季年会講演予稿集(CD-ROM), 96th


• 加速度センサを用いた低消費電力運動強度推定アルゴリズム

  塚原美緒, 中西基文, 和泉慎太郎, 中井陽三郎, 川口博, 吉本雅彦

  2016年, 電気学会電子・情報・システム部門大会講演論文集(CD-ROM), 2016


• 研究室だより：神戸大学大学院システム情報学研究科情報科学専攻 吉本・川口研究室

  和泉 慎太郎, 川口 博, 吉本 雅彦

  一般社団法人 電気学会, 2016年, 電気学会論文誌. E, センサ・マイクロマシン部門誌, 136(3) (3), NL3_2 - NL3_2, 日本語


• 超低消費電力貼り付け型心電・心拍センサSoC

  和泉 慎太郎, 川口 博, 吉本 雅彦

  生活習慣の改善や疾病のスクリーニングを目的とした，長期間の生体信号計測可能な生体センサ技術が注目されている．本稿では不揮発性素子を用いたノーマリオフ技術，および高信頼心拍センシング手法を用いた超低消費電力心電・心拍センサSoCについて紹介する．

  公益社団法人 応用物理学会, 2016年, 応用物理, 85(4) (4), 301 - 305, 日本語

  [査読有り][招待有り]

  記事・総説・解説・論説等（学術雑誌）


• ウェアラブルデバイスのための圧電ポンプを用いた触覚刺激アクチュエータ

  児玉 泰佑, 和泉 慎太郎, 正木 何奈, 川口 博, 吉本 雅彦, 前中 一介

  Institute of Electrical Engineers of Japan, 2015年10月28日, 「センサ・マイクロマシンと応用システム」シンポジウム論文集 電気学会センサ・マイクロマシン部門 [編], 32, 1 - 5, 日本語


• マイクロ波ドップラーセンサと距離画像センサを用いた非接触かつ高精度な心拍抽出手法

  松永 大地, 和泉 慎太郎, 奥野 圭祐, 川口 博, 吉本 雅彦

  Institute of Electrical Engineers of Japan, 2015年10月28日, 「センサ・マイクロマシンと応用システム」シンポジウム論文集 電気学会センサ・マイクロマシン部門 [編], 32, 1 - 5, 日本語


• 高信頼性VLSIシステムに向けたディペンダブルメモリ技術

  吉本 秀輔, 川口 博, 吉本 雅彦

  [電子情報通信学会], 2015年08月03日, 回路とシステムワークショップ論文集 Workshop on Circuits and Systems, 28, 276 - 281, 日本語


• ウェアラブル生体センサのための心電計測手法(ポスターセッション,学生・若手研究会)

  田中 義人, 河本 優太, 中井 陽三郎, 奥野 圭祐, 和泉 慎太郎, 川口 博, 吉本 雅彦

  一般社団法人電子情報通信学会, 2014年11月24日, 電子情報通信学会技術研究報告. CPSY, コンピュータシステム, 114(346) (346), 47 - 47, 日本語


• 不揮発マイコンを用いたノーマリーオフ生体計測SoC(ポスターセッション,学生・若手研究会)

  松永 大地, 中井 陽三郎, 河本 優太, 中川 知己, 奥野 圭祐, 和泉 慎太郎, 川口 博, 吉本 雅彦

  一般社団法人電子情報通信学会, 2014年11月24日, 電子情報通信学会技術研究報告. CPSY, コンピュータシステム, 114(346) (346), 49 - 49, 日本語


• 0.38V動作可能なプロセスばらつき耐性を有する65nm 8Mb STT-MRAM読出しセンスアンプ (集積回路)

  梅木 洋平, 柳田 晃司, 吉本 秀輔, 和泉 慎太郎, 吉本 雅彦, 川口 博, 角田 浩司, 杉井 寿博

  本稿では65nmプロセスを用いた単一0.38V電源で動作可能なプロセスばらつき耐性を持つSTT-MRAM(磁気抵抗変化型ランダムアクセスメモリ)向け読出しセンスアンプを提案する.提案センスアンプはnMOSによる負荷回路とpMOSを用いた負性抵抗回路により読出し電流を供給し,全てのプロセスコーナにおいて読出しマージンを持つ.提案回路を用いた8Mb STT-MRAMマクロを試作したところ,0.38Vにおいてサイクルタイム1.9μs(=0.526MHz)の速度を確認した.同電圧・速度における消費電力は1.70μWであった.アクセスエネルギが最小となる条件はVDD=0.44Vでありその際の消費エネルギは1.12pJ/bitであった.提案STT-MRAMは従来型低電圧動作SRAMと比較して,帯域幅の使用率が14%未満である場合において優れている.

  一般社団法人電子情報通信学会, 2014年04月17日, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 114(13) (13), 47 - 51, 日本語


• 磁性変化型メモリの書き込み速度を改善するメモリアーキテクチャ(ポスターセッション,学生・若手研究会)

  森 陽紀, 柳田 晃司, 梅木 洋平, 吉本 秀輔, 和泉 慎太郎, 吉本 雅彦, 川口 博, 角田 浩司, 杉井 寿博

  一般社団法人電子情報通信学会, 2014年01月21日, 電子情報通信学会技術研究報告. ICD, 集積回路, 113(419) (419), 27 - 27, 日本語


• 強誘電体メモリの高速回路技術(ポスターセッション,学生・若手研究会)

  中川 知己, 吉本 秀輔, 北原 佑起, 柳田 晃司, 和泉 慎太郎, 川口 博, 吉本 雅彦

  一般社団法人電子情報通信学会, 2014年01月21日, 電子情報通信学会技術研究報告. ICD, 集積回路, 113(419) (419), 39 - 39, 日本語


• ウェアラブル生体センサのための心電図解析手法(ポスターセッション,学生・若手研究会)

  中井 陽三郎, 和泉 慎太郎, 中野 将尚, 山下 顕, 藤井 貴英, 川口 博, 吉本 雅彦

  一般社団法人電子情報通信学会, 2014年01月21日, 電子情報通信学会技術研究報告. ICD, 集積回路, 113(419) (419), 61 - 61, 日本語


• 低消費電力貼り付け型センサのためのテンプレートマッチングを用いたロバスト心拍抽出手法の開発

  中井陽三郎, 和泉慎太郎, 中野将尚, 山下顕, 藤井貴英, 川口博, 吉本雅彦

  2014年, センサ・マイクロマシンと応用システムシンポジウム(CD-ROM), 31st


• 5.5 再構成可能なディペンダブルキャッシュアーキテクチャ(第5章:素子特性経時劣化,<特集>ディペンダブルVLSIシステム)

  吉本 雅彦, 中田 洋平, 木美 雄太, 鄭 晋旭, 川口 博

  日本信頼性学会, 2013年12月01日, 日本信頼性学会誌 : 信頼性, 35(8) (8), 462 - 462, 日本語


• ノーマリーオフコンピューティング：4. ヘルスケア応用生体情報計測センサにおけるノーマリーオフコンピューティング

  藤森 敬和, 和泉 慎太郎, 川口 博, 志賀 利一, 吉本 雅彦

  本稿ではウェアラブルな貼り付け型生体情報計測センサにおける課題と，生体信号計測のためのノーマリーオフコンピューティング手法について解説する．また，本研究で試作した貼り付け型生体情報計測センサLSIを紹介する．常時計測可能な貼り付け型生体情報計測センサノードを実現するためには，センサのサイズと重量を可能な限り削減する必要がある．貼り付け型センサノードを構成する要素の内，重量に対して最も支配的な要素はバッテリであり，ノーマリーオフコンピューティングによってセンサLSIの消費電力を極限まで削減することを目指している．

  情報処理学会 ; 1960-, 2013年06月15日, 情報処理, 54(7) (7), 677 - 682, 日本語


• 2.5 耐ソフトエラーSRAMレイアウト(第2章:放射線によるソフトエラー,<特集>ディペンダブルVLSIシステム)

  川口 博, 吉本 秀輔, 奥村 俊介, 天下 卓郎, 和泉 慎太郎, 吉本 雅彦

  日本信頼性学会, 2013年, 日本信頼性学会誌 信頼性, 35(8) (8), 432 - 432, 日本語


• Introducing Multiple Microphone Arrays for Enhancing Smart Home Voice Control

  Shimpei Soda, Masahide Nakamura, Shinsuke Matsumoto, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  We have previously developed a voice control system for a home network system (HNS), using a microphone array technology. Although the microphone array achieved a convenient hands-free controller, a single array had limitations on coverage of sound collection and speech recognition rate. In this paper, we try to overcome the limitations by increasing the number of the microphone arrays. Specifically, we construct a microphone array network using four separate arrays, and enhance algorithms of sound source localization (SSL) and sound source separation (SSS) on the network. We also conduct an experimental evaluation, where precision of SSL and speech recognition rate are evaluated in a real HNS test-bed. As a result, it is shown that the usage of multiple arrays significantly improves the coverage and speech recognition ratio, compared with the previous system.

  一般社団法人電子情報通信学会, 2013年01月, 電子情報通信学会技術研究報告, 112(388) (388), 19 - 24, 英語


• 低電力ディスターブ緩和技術を備えた40nm 0.5V 12.9pJ/access 8T SRAM

  吉本 秀輔, 寺田 正治, 奥村 俊介, 鈴木 利一, 宮野 信治, 川口 博, 吉本 雅彦

  本論文では,低電圧かつ低消費電力な動作を実現可能な低電力ディスターブ緩和技術を提案する.提案技術は,プリチャージレスイコライザ及び小振幅ライトバックドライバから構成され,リーク電力及び書込み時のアクティブエネルギを削減出来る.40nmプロセスを用いて,512Kbの8T SRAMを試作し実測評価したところ,読出し:書込み=50%:50%の条件において,消費エネルギ12.9μW/MHz,0.5Vでの単一動作を実現した.また,従来ライトバック手法に比べて,書込み時アクティブエネルギを59.4%,リーク電力を26.0%削減出来る事を示した.

  一般社団法人電子情報通信学会, 2012年04月16日, 電子情報通信学会技術研究報告. ICD, 集積回路, 112(15) (15), 73 - 78, 日本語


• C-12-4 ディペンダブルSRAMのためのオンライン故障診断技術の開発(C-12.集積回路,一般セッション)

  藤川 飛鳥, 吉川 将弘, 奥村 俊介, 中田 洋平, 鍵山 祐輝, 川口 博, 吉本 雅彦

  一般社団法人電子情報通信学会, 2012年03月06日, 電子情報通信学会総合大会講演論文集, 2012(2) (2), 76 - 76, 日本語


• C-12-1 0.6V動作可能なハーフセレクト耐性を向上させる差動書込み技術を用いた40-nm 8T SRAM(C-12.集積回路,一般セッション)

  梅木 洋平, 寺田 正治, 吉本 秀輔, 川口 博, 吉本 雅彦

  一般社団法人電子情報通信学会, 2012年03月06日, 電子情報通信学会総合大会講演論文集, 2012(2) (2), 73 - 73, 日本語


• C-12-3 温度変化を考慮したSRAMのBER導出手法の検討(C-12.集積回路,一般セッション)

  北原 佑起, 鍵山 裕輝, 奥村 俊介, 柳田 晃司, 吉本 秀輔, 中田 洋平, 和泉 慎太郎, 川口 博, 吉本 雅彦

  一般社団法人電子情報通信学会, 2012年03月06日, 電子情報通信学会総合大会講演論文集, 2012(2) (2), 75 - 75, 日本語


• マイクアレイネットワークを用いたホームネットワークサービス向けハンズフリー音声インタフェース

  祖田心平, 中村 匡秀, 松本 真佑, 松原 典行, 久賀田 耕史, 和泉 慎太郎, 川口 博, 吉本 雅彦

  2012年03月, 電子情報通信学会技術研究報告, Vol. 111, No. 481, pp.73-78(481(SS2011 57-82)) (481(SS2011 57-82)), 日本語

  速報，短報，研究ノート等（学術雑誌）


• 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ (集積回路・集積回路とアーキテクチャの協創 : ノーマリオフコンピューティングによる低消費電力化への挑戦)

  鄭 晋旭, 中田 洋平, 奥村 俊介, 川口 博, 吉本 雅彦

  本論文では、低電圧動作時における最適なキャッシュの構成が得られる連想度可変キャッシュを提案する。連想度可変キャッシュは2つのキャッシュウェイをペアで構成した構造を持ち、メモリセルとして7T/14T SRAMを使用する。それにより、連想度を可変にすることが可能となり、動作環境に応じて連想度を適切に選ぶことでキャッシュの動作マージンを拡大する。すなわち、動作環境に適したキャッシュの構成を取ることで低電圧動作時の信頼性改善が可能である。実チップの測定に基づく評価の結果、4.93%のIPC劣化で最低動作電圧が115mV改善できることを確認した。また、面積評価の結果、32KBキャッシュの場合1.91%、256KBキャッシュの場合5.57%の面積オーバヘッドがあることを確認した。

  一般社団法人電子情報通信学会, 2012年01月19日, 電子情報通信学会技術研究報告 : 信学技報, 111(388) (388), 55 - 60, 日本語


• 実時間ロボット制御のための75変数MIQP問題ソルバープロセッサ (集積回路・集積回路とアーキテクチャの協創 : ノーマリオフコンピューティングによる低消費電力化への挑戦)

  西野 允雅, 野口 紘希, 嶋井 優介, 和泉 慎太郎, 川口 博, 吉本 雅彦

  本研究では,自律ロボット制御のための実時間混合整数2次計画(MIQP)問題ソルバープロセッサVLSIを提案する.実時間でのMIQP問題求解のために,演算レベルとタスクレベルにおける2つの並列化手法を提案し,8コアによる並列処理アーキテクチャを実現した.40nmCMOSプロセスを用いて提案プロセッサの試作を行い,動作周波数135MHz,消費電力568mWにおいて75変数MIQP問題を100ms以内に求解できることを確認した.

  一般社団法人電子情報通信学会, 2012年01月19日, 電子情報通信学会技術研究報告 : 信学技報, 111(388) (388), 103 - 107, 日本語


• 実時間ロボット制御のための75変数MIQP問題ソルバープロセッサ

  西野 允雅, 野口 紘希, 嶋井 優介, 和泉 慎太郎, 川口 博, 吉本 雅彦

  本研究では，自律ロボット制御のための実時間混合整数2次計画（MIQP）問題ソルバープロセッサVLSIを提案する．実時間でのMIQP問題求解のために，演算レベルとタスクレベルにおける2つの並列化手法を提案し，8コアによる並列処理アーキテクチャを実現した．40nmCMOSプロセスを用いて提案プロセッサの試作を行い，動作周波数135MHｚ，消費電力568mWにおいて75変数MIQP問題を100ms以内に求解できることを確認した．This paper describes a low-power eight-core Mixed Integer Quadric Programming (MIQP) solver processor VLSI for real-time autonomous robot control. It features an eight-core architecture with operation-level and task-level parallel processing using speculative execution to solve a 75-variable MIQP problem within 100 ms. The VLSI, containing 12.2 M transistors and occupying 2.7 × 3.0 mm2 area, was designed and fabricated using 40-nm CMOS technology. It consumes 568 mW with 135 MHz operation, allowing real-time, low-power capability for a 75-variable MIQP solver.

  2012年01月12日, 研究報告計算機アーキテクチャ（ARC）, 2012(19) (19), 1 - 5, 日本語


• 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ

  鄭 晋旭, 中田 洋平, 奥村 俊介, 川口 博, 吉本 雅彦

  本論文では、低電圧動作時における最適なキャッシュの構成が得られる連想度可変キャッシュを提案する。連想度可変キャッシュは 2 つのキャッシュウェイをペアで構成した構造を持ち、メモリセルとして ７T/14T SRAM を使用する。それにより、連想度を可変にすることが可能となり、動作環境に応じて連想度を適切に選ぶことでキャッシュの動作マージンを拡大する。すなわち、動作環境に適したキャッシュの構成を取ることで低電圧動作時の信頼性改善が可能である。実チップの測定に基づく評価の結果、4.93％ の IPC 劣化で最低動作電圧が 115mV 改善できることを確認した｡また､面積評価の結果､32KB キャッシュの場合 1.91％､256KB キャッシュの場合 5.57％ の面積オーバヘッドがあることを確認した。This paper presents a dependable cache memory for which associativity can be reconfigured dynamically. The proposed associativity-reconfigurable cache consists of pairs of cache ways. The proposed cache can dynamically enhance its reliability in the dependable mode, thereby trading off its performance. The reliability of the proposed cache can be scaled by reconfiguring its associativity. Moreover, the configuration can be chosen based upon current operating conditions. Our chip measurement results show that the proposed dependable cache possesses the scalable characteristic of reliability. Moreover, it can decrease the minimum operating voltage by 115 mV. The cycle accurate simulation shows that designing the L1, L2 caches using the proposed scheme results in 4.93% IPC loss on average. Area estimation results show that the proposed cache adds area overhead of 1.91% and 5.57% in 32-KB and 256-KB caches, respectively.

  2012年01月12日, 研究報告計算機アーキテクチャ（ARC）, 2012(11) (11), 1 - 6, 日本語


• マルチビットアップセット耐性及びシングルビットアップセット耐性を備えた8T SRAMセルレイアウト (集積回路)

  梅木 洋平, 吉本 秀輔, 天下 卓郎, 川口 博, 吉本 雅彦

  本論文ではマルチビット・アップセット(MBU)を軽減する分割ワード線構造における新規8T SRAMセルレイアウトを提案する。分割ワード線構造では非選択列ワード線が非アクティブとなるため、ハーフセレクト問題を無視することが可能であることから、低電力動作を実現できる。しかし従来の分割ワード線構造8T SRAMでは同一ワード内全てのビットセルが物理的に隣接しているためMBU耐性が低く、誤り訂正符号技術(Error Correction Coding:ECC)を適用することが困難であった。そこで本稿ではn-ウェルとp-基盤を用いてセル内部のラッチを分離した新たな8T SRAMセルレイアウトを提案する。我々はiRoC TFITシミュレータを用い、提案レイアウトが中性子MBU耐性を持つことや、nMOSのシングルイベント・アップセット(SEU)断面がpMOSに比べ3.5-4.5倍ほど高いことを確認した。提案レイアウトを用いることによりMBUは90.70%改善され、ソフトエラーレート(SER)は0.9VでECCを実行した際に3.46FITまで減少した。加えてSynopsys 3-D TCADシミュレーションを実施し、提案8T SRAMはコモンモード効果によりSEU中のLET閾値(LETth)を66.47%改善することを確認した。

  一般社団法人電子情報通信学会, 2011年12月15日, 電子情報通信学会技術研究報告 : 信学技報, 111(352) (352), 161 - 166, 日本語


• 低電力20相出力発振回路

  奥野 圭祐, 小西 恵大, 李 赫鍾, 和泉 慎太郎, 川口 博, 吉本 雅彦

  本稿ではmulti-phase oscillator(MPOSC)の低消費電力化に適した,位相補間素子(transfer gate phase coupler, TGPC)を提案する.我々が提案するMPOSCは位相補間素子にnMOSを用いており,電荷を消費しないことで低消費電力を実現する.また,提案MPOSCは出力を任意の数にすることができる.180nm,65nmCMOSプロセスで900位相差信号を含む20相の位相を出力するMPOSCの試作を行い,プロセススケーラビリティが得られることを確認した.180nmプロセスで設計した試作チップと従来回路との設計比較を行った結果,Power Delay(PD)積に関して,位相補間にインバータを用いた回路と比較し36.6%,nMOSラッチを用いた回路と比較し38.3%改善された.また65nmプロセスで設計した試作チップを測定した結果,DNLは±1.22°,3σジッタは5.82psとなり,消費電力は出力周波数1.85GHzの場合で284μWとなった.

  一般社団法人電子情報通信学会, 2011年12月08日, 電子情報通信学会技術研究報告. ICD, 集積回路, 111(352) (352), 149 - 154, 日本語


• 故障注入技術を用いたディペンダブルSRAMを搭載するプロセッサの信頼性評価・検証

  竹内 勇介, 中田 洋平, 伊藤 康宏, 勝 康夫, 於保 茂, 奥村 俊介, 川口 博, 吉本 雅彦

  LSIを含むシステムの内部SRAMにRead/Writeマージン不良及びソフトエラーを注入できる故障注入システム(Fault Injection System, FIS)を提案する.Fault Case Generator (FCG)は,7T/14Tまたは6T SRAMの時系列SRAM故障データパターンを生成する.このデータをFISに注入することにより,デバイスレベルの特性を考慮したシステムレベルの検証を行うことができる.評価対象のシステムとして,自動車のエンジン制御システムを用いた.7T/14T SRAMを用いたエンジン制御システムは,従来の6TSRAMを用いた場合と比較して,システムレベルの信頼性を向上させることを確認した.

  一般社団法人電子情報通信学会, 2011年10月14日, 電子情報通信学会技術研究報告. CPSY, コンピュータシステム, 111(255) (255), 1 - 6, 日本語


• マイクアレイネットワークを用いた宅内サービス実現可能性の検討

  祖田 心平, [マツ]本 真佑, 中村 匡秀, 和泉 慎太郎, 川口 博, 吉本 雅彦

  ユビキタス技術の進化に伴い,家庭内の設備をネットワークに接続したホームネットワークシステム(HNS)の研究開発が進んでいる.住人の位置に応じて適切なサービスを提供する位置アウェアなサービスは,HNSにおける重要課題の一つである.従来,複数のマイクアレイをネットワークで接続し,話者の位置推定等に応用する研究が行われている.本研究では,このマイクアレイネットワークの宅内位置アウェアサービスヘの適用可能性を,3つのサービス例を挙げて検討する.

  一般社団法人電子情報通信学会, 2011年10月14日, 電子情報通信学会技術研究報告. CPSY, コンピュータシステム, 111(255) (255), 61 - 66, 日本語

  速報，短報，研究ノート等（学術雑誌）


• 局所特徴量抽出アルゴリズムのハードウェアコストと精度のトレードオフ解析

  水野孝祐, 寺地陽祐, 黒田光彦, 川口博, 吉本雅彦

  2011年07月20日, 画像の認識・理解シンポジウム(MIRU2011)論文集, 2011, 117 - 124, 日本語


• Data-Intensive Sound Acquisition System with Large-scale Microphone Array

  Hiroki Noguchi, Tomoya Takagi, Koji Kugata, Shintaro Izumi, Masahiko Yoshimoto, Hiroshi Kawaguchi

  We propose a microphone array network that realizes ubiquitous sound acquisition. Several nodes with 16 microphones are connected to form a novel huge sound acquisition system, which carries out voice activity detection (VAD), sound source localization, and sound enhancement. The three operations are distributed among nodes. Using the distributed network, we produce a low-traffic data-intensive array network. To manage node power consumption, VAD is implemented. The system uses little power when speech is not active. For sound localization, a network-connected multiple signal classification (MUSIC) algorithm is used. The experimental result of the sound-source enhancement shows a signal-noise ratio (SNR) improvement of 7.75dB using 112 microphones. Network traffic is reduced by 99.11% when using 1,024 microphones.We propose a microphone array network that realizes ubiquitous sound acquisition. Several nodes with 16 microphones are connected to form a novel huge sound acquisition system, which carries out voice activity detection (VAD), sound source localization, and sound enhancement. The three operations are distributed among nodes. Using the distributed network, we produce a low-traffic data-intensive array network. To manage node power consumption, VAD is implemented. The system uses little power when speech is not active. For sound localization, a network-connected multiple signal classification (MUSIC) algorithm is used. The experimental result of the sound-source enhancement shows a signal-noise ratio (SNR) improvement of 7.75dB using 112 microphones. Network traffic is reduced by 99.11% when using 1,024 microphones.

  2011年03月15日, 情報処理学会論文誌, 52(3) (3), 1102 - 1113, 英語


• Multiple-Bit- Upset Tolerant 8T SRAM Cell Layout with Divided Wordline Structure

  S. Yoshimoto, T. Amashita, D. Kozuwa, T. Takata, M. Yoshimura, Y. Matsunaga, H. Yasuura, H. Kawaguchi, M. Yoshimoto

  2011年03月, Proceedings of Silicon Errors in Logic - System Effects (SELSE), pp. 106 -111, 英語

  [査読有り]

  その他


• Block-Basis On-Line BIST Architecture for Embedded SRAM Using Wordline and Bitcell Voltage Optimal Control

  Masahiro Yoshikawa, Shunsuke Okumura, Yohei Nakata, Yuki Kagiyama, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2011年, 2011 12TH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED), pp. 322- 325, 322 - 325, 英語

  [査読有り]

  その他


• 非実機環境上での故障注入技術による車載システムレベル信頼既評価技術 (システムLSI設計技術(SLDM) Vol.2010-SLDM-147)

  伊藤 康宏, 中田 洋平, 川口 博

  情報処理学会, 2010年12月, 情報処理学会研究報告, 2010(4) (4), 5p, 日本語


• 非実機環境上での故障注入技術による車載システムレベル信頼性評価技術

  伊藤 康宏, 中田 洋平, 川口 博, 吉本 雅彦, 勝 康夫, 於保 茂

  組込みシステム全体レベルでの信頼性検証を目的にメモリアクセス時の故障注入を可能とするメカ/エレキ/ソフト協調シミュレーション技術,Fault Injection Systemを開発した.Fault Injection Systemはメモリ故障の起きる時間,アドレスを確定的に記述した故障シナリオを入力として受け取り,これに基づきSRAMアクセス異常を模擬する.バス上に追加された仮想的なブリッジがメモリトランザクションに介入する形でアクセス異常を模擬する事により,テスト対象環境への非侵襲性を確保可能とした.本手法を自動車エンジン制御システムに適用し,メモリ故障による点火制御への影響を模擬可能にした.

  一般社団法人電子情報通信学会, 2010年11月22日, 電子情報通信学会技術研究報告. VLD, VLSI設計技術, 110(316) (316), 119 - 123, 日本語


• プロセスばらつきを考慮したNoCアーキテクチャの検討

  中田 洋平, 竹内 幸大, 川口 博, 吉本 雅彦

  プロセステクノロジの微細化に伴い，LSI 設計におけるプロセスばらつきによる閾値電圧ばらつきの影響が増加している． 微細プロセスにおける NoC (Network-on-Chip) プロセッサは多くのプロセッサコアによって構成され，プロセスばらつきの影響によって個々のコアの特性が異なるという特徴を持つ．本項では NoC プロセッサにおけるプロセスばらつきの影響を考慮し，影響を抑制可能であるアーキテクチャについて検討を行う．As process technology advances, its minimum feature size decreases, which enables manufacturing with higher density and lower costs. However, technology scaling increases the threshold-voltage (Vth) variation of MOS transistors. NoC processor in an advanced process technology has many cores which have different characteristics individually. This paper shows an investigation of Variation-Aware NoC (Network-on-Chip) Architecture which enables to suppress the effect of process variation.

  情報処理学会, 2010年10月11日, 研究報告計算機アーキテクチャ（ARC）, 2010(5) (5), 1 - 5, 日本語


• A 58-uW Sensor Node LSI with Synchronous MAC Protocol

  S. Izumi, T. Takeuchi, T. Matsuda, H. Lee, T. Konishi, K. Tsuruda, Y. Sakai, C. Ohta, H. Kawaguchi, M. Yoshimoto

  2010年09月, Proceedings of Asia-aPacific Radio Science Conference (AP-RASC), 英語

  [査読有り]

  その他


• 分散処理を用いた超低消費電力ネットワーク型マイクロホンアレーの研究

  祖田心平, 久賀田耕史, 高木智也, 和泉慎太郎, 野口紘希, 吉本雅彦, 川口博

  2010年, 日本音響学会研究発表会講演論文集(CD-ROM), 2010


• Parallel-Processing VLSI Architecture for Mixed Integer Linear Programming

  Hiroki Noguchi, Junichi Tani, Yusuke Shimai, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2010年, 2010 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, pp. 2362-2365, 2362 - 2365, 英語

  [査読有り]

  その他


• Scalable parallel processing for H.264 encoding application to multi/many-core processor

  Yukihiro Takeuchi, Yohei Nakata, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2010年, Proceedings of 2010 International Conference on Intelligent Control and Information Processing, ICICIP 2010, pp. 163-170(2) (2), 163 - 170, 英語

  [査読有り]

  その他


• Fast and low-memory-bandwidth architecture of SIFT descriptor generation with scalability on speed and accuracy for VGA video

  Kosuke Mizuno, Hiroki Noguchi, Guangji He, Yosuke Terachi, Tetsuya Kamino, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2010年, Proceedings - 2010 International Conference on Field Programmable Logic and Applications, FPL 2010, pp608-611, 608 - 611, 英語

  [査読有り]

  その他


• 0.5-V operation variation-aware word-enhancing cache architecture using 7T/14T hybrid SRAM

  Yohei Nakata, Shunsuke Okumura, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2010年, Proceedings of the International Symposium on Low Power Electronics and Design, pp. 219-224, 219 - 224, 英語

  [査読有り]

  その他


• A 34.7-mW Quad-Core MIQP Solver Processor for Robot Control

  Hiroki Noguchi, Junichi Tani, Yusuke Shimai, Masanori Nishino, Shintaro Izumi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2010年, IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE 2010, 英語

  [査読有り]

  その他


• 7T SRAM Enabling Low-Energy Simultaneous Block Copy

  Shunsuke Okumura, Shusuke Yoshimoto, Kosuke Yamaguchi, Yohei Nakata, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2010年, IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE 2010, Dig. Tech. Papers, 英語

  [査読有り]

  その他


• 時刻同期型MACプロトコルを用いる58-μWワンチップセンサノードプロセッサ

  和泉 慎太郎, 竹内 隆, 松田 隆志, 李 赫鍾, 小西 恵大, 鶴田 嵩, 酒井 康晴, 川口 博, 太田 能, 吉本 雅彦

  本研究では,時刻同期型MACプロトコル(I-MAC)を用いる1-chipセンサノードSoCの垂直統合設計を行った.提案するセンサノードはトランシーバ,通信制御用マイクロコントローラ,電源管理モジュールから構成される.CMOS 180nmプロセスでの試作を行い,コアサイズ3mmx3mm,1.38MトランジスタのセンサノードLSIを実現した.また,データ収集型のネットワーク環境において,ノード全体で58.0μWの平均消費電力を達成した.

  一般社団法人電子情報通信学会, 2009年09月24日, 電子情報通信学会技術研究報告. ICD, 集積回路, 109(214) (214), 141 - 145, 日本語


• FPGA implementation of mixed integer quadratic programming solver for mobile robot control

  Yusuke Shimai, Junichi Tani, Hiroki Noguchi, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2009年, Proceedings of the 2009 International Conference on Field-Programmable Technology, FPT'09, pp. 447-450, 447 - 450, 英語

  その他


• コグニティブ無線向け可変帯域ディジタルバンドパスフィルタの設計

  鶴田 嵩, 和泉 慎太郎, 李 赫鍾, 竹内 隆, 川口 博, 吉本 雅彦

  本論文ではコグニティブ無線向け可変帯域ディジタルBPF(Band-Pass Filter)を用いたベースバンドプロセッサを提案する.BPFにDA(Distributed Arithmetic)アルゴリズムを適応することで,内蔵するSRAMのデータを書き換えるだけでBPFの特性(チャネル中心周波数とバンド幅)を変化させることが可能となる.試作したベースバンドプロセッサではバンド幅を40kHzから240kHzまで10kHz単位で変化させることが可能である.CMOS 180nmプロセスで設計し,電源電圧1.8Vで消費電力は13.5mWであった.

  一般社団法人電子情報通信学会, 2008年10月15日, 電子情報通信学会技術研究報告. ICD, 集積回路, 108(253) (253), 137 - 141, 日本語


• A Low-Power Multi Resolution Spectrum Sensing (MRSS) Architecture for a Wireless Sensor Network with Cognitive Radio

  Shintaro Izumi, Koh Tsuruda, Takashi Takeuchi, Hyeokjong Lee, Hiroshi Kawaguchi, Masahiko Yoshimoto

  2008年, 2010 FOURTH INTERNATIONAL CONFERENCE ON SENSOR TECHNOLOGIES AND APPLICATIONS (SENSORCOMM), pp. 39-44, 39 - 44, 英語

  [査読有り]

  その他


• VGA30fps実時間動画像認識応用オプティカルフロープロセッサコア

  石原 一, 深山 正幸, 村地 勇一郎, 川口 博, 吉本 雅彦, 松田 吉雄

  この論文では,実時間動画像認識応用オプティカルフロープロセッサを提案する.本プロセッサはPyramidal Lucas and Kanade(PLK)アルゴリズムに基づいており,従来のオプティカルフロープロセッサと比較して,小チップ面積,高解像度,高精度を達成している.オリジナルのPLKアルゴリズムに対し,繰り返し計算時でのオプティカルフロー更新値に上限を設定することによりプロセッサのハードウェアを96%削減し,時間輝度勾配にCarmanの平滑フィルタを適用することによりフローのMAEを0.59°改善した.さらに,ウィンドウインターリーブ手法とウィンドウオーバーラップ手法を提案し,必要動作周波数を70%削減した.本プロセッサは332MHzの動作周波数でVGA30fpsの動画像を処理できる.チップ面積と消費電力は90nmプロセスでそれぞれ35×3.Omm^2,600mWと見積もられた.

  一般社団法人電子情報通信学会, 2007年12月06日, 電子情報通信学会技術研究報告. ICD, 集積回路, 107(382) (382), 65 - 70, 日本語


• 有機トランジスタとプラスチックMEMSスイッチを集積化した無線電力伝送シート向けの回路技術

  川口 博, 高宮 真, 関谷 毅, 宮本 喜生, 野口 儀晃, 染谷 隆夫, 桜井 貴康

  プラスチックMEMSスイッチと有機トランジスタを集積化した無線電力伝送シートの課題を解決する回路技術を開発した。13.56MHzと3.5MHzの2つの異なる周波数を用いた、プラスチックMEMSスイッチと有機トランジスタの混在回路により、別々であった送電用と位置検出用のコイルアレーシートを1枚に共通化することができた。これにより、製造コストの低減と、位置検出感度の向上を達成できる。また、バックゲートバイアス制御を用いたエンハンスメントモードとディプリーションモードのpMOSを混在させた高ゲインの差動アンプにより、ばらつきにロバストなアダプティブバイアスの5Vから40Vへの有機レベルシフタ回路を実現した。これにより、通常5V以下で動作するシリコンのLSIと、40V以上で動作する有機トランジスタやMEMSスイッチの電圧ギャップを埋めることができる。

  一般社団法人電子情報通信学会, 2007年07月19日, 電子情報通信学会技術研究報告. ICD, 集積回路, 107(163) (163), 153 - 158, 日本語


• 有機トランジスタとプラスチックMEMSスイッチを集積化した無線電力伝送シート向けの回路技術 (情報センシング)

  川口 博, 高宮 真, 関谷 毅

  映像情報メディア学会, 2007年07月, 映像情報メディア学会技術報告, 31(34) (34), 153 - 158, 日本語


• 実時間オプティカルフロープロセッサの開発とFPGAを用いた検証システムの構築

  石原 一, 深山 正幸, 山本 亮, 福山 祐貴, 川口 博, 吉本 雅彦, 松田 吉雄

  この論文では,実時間動画像認識用オプティカルフロープロセッサのアーキテクチャを提案する.このアーキテクチャはPyramidal Lucas & Kanade (PLK)アルゴリズムに基づいている.提案したプロセッサの機能,性能を確認するためにFPGA実装を行った.FPGAプロセッサはQCIF30fpsの動画像を実時間処理可能である.さらに,そのFPGAを用いて検証システムを構築し,動画像取得,オプティカルフロー計算,オプティカルフローを重ねた画像の表示を実時間で処理できることを確認した.

  一般社団法人電子情報通信学会, 2007年06月08日, 電子情報通信学会技術研究報告. SIS, スマートインフォメディアシステム, 107(94) (94), 1 - 6, 日本語


• A-3-11 ビット線電力を8割削減する動画像処理応用10T非プリチャージ2-port SRAM(A-3.VLSI設計技術,一般講演)

  井口 友輔, 野口 紘希, 藤原 英弘, 森田 泰弘, 新居 浩二, 川口 博, 吉本 雅彦

  一般社団法人電子情報通信学会, 2007年03月07日, 電子情報通信学会総合大会講演論文集, 2007, 101 - 101, 日本語


• A-21-26 ワイヤレスセンサネットワークのためのタイマ制御によるカウンタベースブロードキャスティング方式の改良(A-21.センサネットワーク,一般講演)

  和泉 慎太郎, 松田 隆志, 三上 真司, 川口 博, 太田 能, 吉本 雅彦

  一般社団法人電子情報通信学会, 2007年03月07日, 電子情報通信学会総合大会講演論文集, 2007, 417 - 417, 日本語


• C-12-42 ビット線充放電電力を53%削減する動画像処理応用2-port SRAM(C-12.集積回路D(メモリ),一般講演)

  藤原 英弘, 新居 浩二, 宮越 純一, 村地 勇一郎, 野口 紘希, 森田 泰弘, 川口 博, 吉本 雅彦

  一般社団法人電子情報通信学会, 2006年09月07日, 電子情報通信学会ソサイエティ大会講演論文集, 2006(2) (2), 103 - 103, 日本語


• 消費電力をso％削減する動的電圧/周波数制御型ＨＺ６４/AyCHDTVデコーダアーキテクチャ

  川上 健太郎, 竹村 淳, 黒田 光彦, 川口 博, 吉本 雅彦

  専用LSI回路に対して動的電圧スケーリングを適用可能にするエラスティックパイプラインアーキテクチャを提案する．提案アーキテクチャの適用例としてＨ264/AVCIDTVデコーダへの適用を検討した．提案アーキテクチャはH264mTVデコードの処理サイクル数を最大48％削減することができる．削減されたサイクルを利用してＤＶＳを適用した場合 90 ｍプロセスにおいてＨ264/AVCIDTVデコーダの消費電力をクロックゲーテイング手法と比較して最大50％削減できることが見積もられた．We propose an elastic pipeline that can apply dynamic voltage scaling (DVS) to hardwired logic circuits. In order to demonstrate its feasibility, a hardwired H.264/AVC HDTV decoder is designed as a real-time application. The designed decoder reduces 48% of execution cycles for H.264 HDTV decoding. In case of DVS is applied with this reduced cycles, the proposed decoder achieves a power reduction of 50% in a 90-nm process technology, compared to the conventional clock-gating scheme.

  一般社団法人情報処理学会, 2006年06月08日, 情報処理学会研究報告計算機アーキテクチャ（ARC）, 2006(62) (62), 31 - 36, 日本語


• 有機トランジスタとプラスチックアクチュエータを集積化したフレキシブルな点字ディスプレイ向けの回路技術

  川口 博, 高宮 真, 関谷 毅, 加藤 祐作, 染谷 隆夫, 桜井 貴康

  有機トランジスタとプラスチックアクチュエータを集積化したシステムを提案し、これをシート型の点字ディスプレイに応用した。アクチュエータの遷移時間の遅さを隠すため、世界初の有機トランジスタSRAMを開発した。5トランジスタSRAMセルによるセル面積の20%削減、SRAM書き込み動作のパイプライン化による書き込み時間の74%短縮を実現した。また、バックゲートを用いたしきい電圧制御技術により、SRAMのスタティックノイズマージンの増加と、有機トランジスタの製造後15日間の化学劣化の補償に成功した。さらに、ドライバトランジスタのオーバドライブ技術により、アクチュエータの遷移時間を34sから2sに短縮した。これらの回路技術により、3.1sという実用的な時間で、点字ディスプレイ上の144個の点字ドットすべてを変更することに成功した。今回開発した回路技術は、有機トランジスタを用いた大面積エレクトロニクスを実現する上で、必須の技術になると考えられる。

  一般社団法人電子情報通信学会, 2006年05月, 電子情報通信学会技術研究報告, ICD2006-22、1-6ページ(71) (71), 1 - 6, 日本語

  [査読有り]

  その他


• BS-10-5 センサノードの製造バラツキを考慮したネットワーク可用時間改善の一検討(BS-10.移動通信環境統合化ネットワーク技術,シンポジウム)

  芳野 宏徳, 青西 孝文, 一圓 真澄, 松田 隆志, 太田 能, 川口 博, 吉本 雅彦

  一般社団法人電子情報通信学会, 2006年03月08日, 電子情報通信学会総合大会講演論文集, 2006(2) (2), "S - 72"-"S-73", 日本語


• Zigzag Power-gating, Dual-V_/V_

  および Micro-V_

  -hopping を用いた低リーク電力FPGAの設計

  カイン チャン・クワン, 川口 博, 桜井 貴康

  映像情報メディア学会, 2006年01月26日, 映像情報メディア学会技術報告, 30(8) (8), 19 - 24, 日本語


• Zigzag Power-gating, Dual-V_/V_

  およびMicro-V_

  -hoppingを用いた低リーク電力FPGAの設計(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)

  カイン チャン・クワン, 川口 博, 桜井 貴康

  本研究はリーク電力の支配的な世代でFPGAの低消費電力を行なっている。FPGAをブロックに分けて必要な速度に応じ、各ブロックの電圧と周波数を変えて消費電力を減らす。この方法をmicro-V_

  -hoppingと呼ぶ。ブロック電圧を変えることでダイナミック電力だけでなく、リーク電力も減る。提案したFPGAでは低振幅配線を用いる。V_を使うことで配線がシンプルになり、配線容量が小さくなって消費電力を抑えることができる。Micro-V_

  -hoppingではレベル・シフタが必要であるが従来のレベル・シフタはpull-downトランジスタとpull-upトランジスタのケンカが強いため遅延と消費電力は大きい。ケンカが小さいレベル・シフタを提案した。スニーク・リーク電流のないZigzagパワー・ゲティングを適用することでFPGAのリーク電力を2桁削減できた。

  一般社団法人電子情報通信学会, 2006年01月19日, 電子情報通信学会技術研究報告. ICD, 集積回路, 105(569) (569), 19 - 24, 日本語


• Low-Power High-Speed Reduced-Clock-Swing Flip-Flops Based on Contention Reduction Techniques

  Yazid Muhammad, Kawaguchi Hiroshi, Sakurai Takayasu

  VLSIの消費電力の多くの部分を消費しているクロックシステムの低消費電力化は重要な課題である。本論文では、低クロック電圧振幅を用いて低電力化するために必須である、低クロック振幅対応のフリップフロップ回路を提案する。従来と違い、基板バイアスに頼らず、contentionを減少させるメカニズムを導入することにより、低クロック振幅での遅延と消費電力が、それぞれ、従来比30%、20%小さいことがシミュレーションにより示された。

  一般社団法人電子情報通信学会, 2005年12月16日, 電子情報通信学会技術研究報告. ICD, 集積回路, 105(476) (476), 19 - 24, 英語


• 二重ワード線と二重ビット線構造を用いた3次元積層シート型スキャナ(VLSI一般(ISSCC2005特集))

  川口 博, 伊庭 信吾, 加藤 祐作, 関谷 毅, 染谷 隆夫, 桜井 貴康

  有機FETシートと有機光ダイオードシートを3次元実装することにより, シート型スキャナに二重ワード線二重ビット線構造を実装した.単純ワード線単純ビット線構造に比べ, 遅延が1/5, 電力が1/7に改善された.デコーダにはダイナミック回路を用い, 漏れ電流も低減した.

  一般社団法人電子情報通信学会, 2005年05月19日, 電子情報通信学会技術研究報告. ICD, 集積回路, 105(95) (95), 19 - 21, 日本語


• 有機トランジスタと有機光センサーの集積化 : シート型スキャナーへの応用

  伊庭 信吾, 加藤 祐作, 関谷 毅, 川口 博, 桜井 貴康, 染谷 隆夫

  映像情報メディア学会, 2005年03月03日, 映像情報メディア学会技術報告, 29(18) (18), 19 - 22, 日本語


• 有機エレクトロニクス 有機材料採用の曲げられるスキャナ回路技術で市販品並みの高速動作

  染谷 隆夫, 桜井 貴康, 川口 博

  電子ペーパーや有機ELパネル，太陽電池，人工皮膚など，有機半導体を利用した曲げられるエレクトロニクス素子の研究開発が活発だ。この分野に新たなデバイスが加わった。東京大学が開発したシート型スキャナである。

  日経BP社, 2005年02月28日, 日経エレクトロニクス, (894) (894), 123 - 132, 日本語


• 有機トランジスタと有機光センサーの集積化 : シート型スキャナーへの応用

  伊庭 信吾, 加藤 祐作, 関谷 毅, 川口 博, 桜井 貴康, 染谷 隆夫

  有機トランジスタマトリックスと有機光センサーを集積化することにより、世界ではじめてシート型イメージスキャナーの作製に成功した。このイメージスキャナーデバイスは、可動部や光学部品を必要としない。またプラスティック・フィルム上に作製されており、薄くて軽く、耐衝撃性に優れたスキャナーを実現できた。そのためモバイル用途に最適のスキャナーであり、ポケットに丸めて持ち運ぶこともできる。今後、大面積かつ低コストなエレクトロニクスへの応用が期待されている。

  一般社団法人電子情報通信学会, 2005年02月24日, 電子情報通信学会技術研究報告. OME, 有機エレクトロニクス, 104(688) (688), 19 - 22, 日本語


• Cut-and-Paste Organic FET Customized ICs for Application to Artificial Skin (VLSI一般(ISSCC2004特集))

  染谷 隆夫, 川口 博, 桜井 貴康

  切り貼りによる有機電界効果トランジスタ集積回路の実装をはじめて行った.切り貼りによってカスタマイズされた集積回路は感圧センサアレイ,行デコーダ,列セレクタで構成されており,広範囲の圧力情報を読み出すことができる.プラスチックフィルム上に形成された感圧センサアレイと感圧導電性ゴムは機械的に柔軟であるため,電子人工皮膚応用に適している.回路の一部を切り,それを他の回路に接続テープを用いて張るという,物理的な切り貼りによってスケーラブルな集積回路が実現できる.集積回路は標準的なSPICEシミュレータとレイアウトツールで設計され,測定により動作を確認した.

  一般社団法人電子情報通信学会, 2004年05月14日, 電子情報通信学会技術研究報告. ICD, 集積回路, 104(67) (67), 37 - 40, 日本語


• 有機トランジスタの新しい応用を拓くフレキシブル大面積センサー : 電子人工皮膚への応用

  染谷 隆夫, 桜井 貴康, 川口 博, 関谷 毅

  応用物理学会, 2004年05月10日, 應用物理, 73(5) (5), 610 - 614, 日本語


• CPU消費電力削減のための周波数 : 電圧協調型電力制御方式の設計ルールとフィードバック予測方式による適用

  十山 圭介, 三坂 智, 相坂 一夫, 在塚 俊之, 内山 邦男, 石橋 孝一郎, 川口 博, 桜井 貴康

  周波数-電圧協調型電力制御(FV制御)は,ソフトウェアの負荷情報を利用してハードウェアの動作条件を動的に制御するため,プログラム動作時のCPUの消費電力を低減する効果が大きい.本論文では,このFV制御の方式と効果を解析的に導いて,必要となる周波数決定のルールを得,フィードバック型のアルゴリズムを提案してそれによるFV制御の実装について示した.2種の周波数と電圧によってMPEG-4及びMP3デコーダに適用し,動作時のCPU消費電力の72%を削減している.更に,FV制御の開始時を低周波数とするCool-Start方式で電力削減効果が向上することを示した.

  一般社団法人電子情報通信学会, 2004年04月01日, 電子情報通信学会論文誌. D-I, 情報・システム, I-情報処理 = The transactions of the Institute of Electronics, Information and Communication Engineers. D-I, 87(4) (4), 452 - 461, 日本語


• 高リーク環境におけるSelf－Timed Cut－Off法を利用した統計的なリーク電流削減手法

  許蛍雪, 崔珍赫, 宮崎 隆行, 川口 博, 桜井 貴康

  高リーク時代において、Self-Timed Cut-Off法に基づくブロックレベル活性化法は、待機時のみならず動作時においてもリーク電流を減らすことができ有効である。その基本動作は統計情報に基づいている。Self-Timed Cut-Offスイッチを使い、一定時間動いていないブロックをスリープモードに入れる。本提案の有効性を８ビットRISCマイクロプロセッサのVerilog HDLによるシミュレーションとともに、0.25umのSOIプロセスで試作された64ビットのcarry look-head加算器の測定を通して検証した。This paper describes a statistical leakage current reduction scheme that can reduce leakage current even if the chip is in an active mode. The scheme utilizes a self-timed cut-off switch that outs a given block into a sleep mode if the block is not used for a certain number of cycles. The effectiveness of the proposed scheme is verified by an 8-bit RISC microprocessor using Verilog HDL, and demonstrated by a 64bit carry look-ahead adder fabricated with dual-Vth SOI technology.

  一般社団法人情報処理学会, 2003年10月23日, 情報処理学会研究報告システムLSI設計技術（SLDM）, 2003(105) (105), 157 - 162, 日本語


• サブ1VのSRAMにおけるリークを2桁以上削減する新手法 RRDSV

  Robert Saliba Fayez, Min Kyeong-Sik, 川口 博, 神田 浩一, 桜井 貴康

  A new Row-by-Row Dynamic Source-line Voltage control (RRDSV) scheme is proposed to reduce the active leakage as well as the stand-by leakage in SRAM. By dynamically controlling the source-line voltage of cells row by row, the cell leakage through inactive cells can be reduced by two orders of magnitude. Moreover, the bit-line leakage through pass transistors can be completely cut off. This leakage reduction is caused from the cooperation of reverse body-to-source biasing and Drain Induced Barrier Lowering (DIBL) effects. A test chip has been fabricated using 0.18-um triple-well CMOS technology to verify the data retention capability of this RRDSV scheme. The minimum retention voltage in the RRDSV is measured to be reduced by more than 60mV, when shielding metal is inserted to protect the memory cell nodes from bit-line coupling noise. It can reduce the leakage by another 50% in addition to the reduction by two orders of magnitude.

  一般社団法人電子情報通信学会, 2003年10月17日, 電子情報通信学会技術研究報告. DSP, ディジタル信号処理, 103(380) (380), 71 - 76, 英語


• 高リーク環境における Self-Timed Cut-Off 法を利用した統計的なリーク電流削減手法

  許 蛍雪, 崔 珍赫, 宮崎 隆行, 川口 博, 桜井 貴康

  高リーク世代において、Self-Timed Cut-Offに基づくブロックレベル活性化法は、待機時のみならず動作時においてもリーク電流を減らすことができ有効である。その基本動作は統計情報に基づいている。Self-Timed Cut-Offスイッチを使い、一定時間動いてないブロックをスリープモードに入れる。本提案の有効性を8ビットRISCマイクロプロセッサのVerilog HDLによるシミュレーションと々もに、0.25umのSOIプロセスで試作された64ビットのcarry look-head 加算器の測定を通して検証した。

  一般社団法人電子情報通信学会, 2003年10月17日, 電子情報通信学会技術研究報告. DSP, ディジタル信号処理, 103(380) (380), 65 - 70, 英語


• A-3-11 Fast Block-Wise V_

  -Hopping Scheme

  許 蛍雪, 宮崎 隆行, 川口 博, 桜井 貴康

  一般社団法人電子情報通信学会, 2003年09月10日, 電子情報通信学会ソサイエティ大会講演論文集, 2003, 61 - 61, 英語


• デジタル家電に向けた低リーク電力デジタル回路技術 : Zigzag SCCMOS Scheme

  宮崎 隆行, 閔 庚〓, 川口 博, 桜井 貴康

  ディープ・サブミクロン世代のクロックゲーティング代替回路としてZigzag Super Cut-off CMOSを提案する。本方式は低閾値電圧のスイッチのみを用いるためIV以下の電源電圧に対応できる。またパワースイッチをジグザグに挿入することによりSCCMOSのようにスイッチを直列に接続することなく耐圧の問題を解決した。本方式を適用した回路においてクロックサイクルの1/3以下の時間でのウェークアップと3桁のリーク電流削減を確認した。電源電圧以上、および以下の電圧のスイッチを通常耐圧のMOSFETで構成する方法の確認も行った。さらに、セレクタにもこのような方式が適用可能なことを示した。

  一般社団法人電子情報通信学会, 2003年07月17日, 電子情報通信学会技術研究報告. ICD, 集積回路, 103(216) (216), 1 - 6, 日本語


• A O.5V, 400MHz, V_

  -Hopping Processor with Zero-V_ FD-SOI Technology

  川口 博, 神田 浩一, 野瀬 浩一, 服部 貞昭, アントノ ダナルドノドゥイ, 山田 大裕, 宮崎 隆行, 稲垣 賢一, 平本 俊郎, 桜井 貴康

  電源電圧0.5Vという低電圧化で400MHzで動作する16ビットRISCプロセッサを設計し、0.25μm、デュアルV_、完全空乏型SOI技術を使って検証した。ロジック部には高速化のためにゼロV_を、メモリとレジスタファイルにはリークを抑えるために高V_

  と高V_を用いるなど、0.5V世代のVLSI設計の一つの方向性を示した。電源電圧0.5Vでの消費電力は3.5mWであった。またソフトウェアと協調して低電力下を達成するV_

  ホッピングがリークが支配的な環境においても有効であることを示した。その他、Compact yet High-Performance (CyHP) Libraryの適用など設計手法にも工夫が行われている。

  一般社団法人電子情報通信学会, 2003年05月22日, 電子情報通信学会技術研究報告. ICD, 集積回路, 103(89) (89), 55 - 58, 日本語


• 1.27Gb/s/pin, 3mW/pin Wireless Superconnect (WSC) Interface Scheme

  神田 浩一, ダナルドノ ドゥイ アントノ, 石田 光一, 川口 博, 黒田 忠広, 桜井 貴康

  本インターフェースは容量結合による非接触のミニパッドとセンスアンプフリップフロップを有し,符号化にはreturn-to-V_

  /2方式を用いている.0.35μm CMOSプロセスのテストチップを試作し,625pin/mm^2のピン密度,3mW/pinの低消費電力を確認した.通信速度については1.27Gb/s/pinを達成した.

  一般社団法人電子情報通信学会, 2003年05月21日, 電子情報通信学会技術研究報告. ICD, 集積回路, 103(88) (88), 19 - 22, 日本語


• 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール

  相坂 一夫, 在塚 俊之, 三坂 智, 十山 圭介, 内山 邦男, 石橋 孝一郎, 川口 博, 桜井 貴康

  周波数-電圧協調型電力制御(FV制御)は、動作条件を動的に制御するため消費電力を低減する効果が大きい。本論文では、先に提案した周波数2:1ルールによるFV制御システム設計方法を詳細化し、チップ動作電圧に下限が存在する場合の電力損失を明確化した。この元にシステム設計手順をアルゴリズム化し、システムに何組の周波数-電圧を用意すべきかの判定基準を明示した。

  一般社団法人電子情報通信学会, 2002年08月16日, 電子情報通信学会技術研究報告. ICD, 集積回路, 102(274) (274), 49 - 52, 日本語


• 周波数-電圧協調型省電力制御におけるアルゴリズムとデザインルール

  相坂 一夫, 在塚 俊之, 三坂 智, 十山 圭介, 内山 邦男, 石橋 孝一郎, 川口 博, 桜井 貴康

  周波数-電圧協調型電力制御(FV制御)は、動作条件を動的に制御するため消費電力を低減する効果が大きい。本論文では、先に提案した周波数2:1ルールによるFV制御システム設計方法を詳細化し、チップ動作電圧に下限が存在する場合の電力損失を明確化した。この元にシステム設計手順をアルゴリズム化し、システムに何組の周波数-電圧を用意すべきかの判定基準を明示した。

  一般社団法人電子情報通信学会, 2002年08月16日, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 102(272) (272), 49 - 52, 日本語


• 周波数-電圧協調型電力制御における使用周波数群決定方法の提案とMPEG-4デコーダによる検証

  相坂 一夫, 在塚 俊之, 三坂 智, 十山 圭介, 内山 邦男, 石橋 孝一郎, 川口 博, 桜井 貴康

  周波数-電圧協調型電力制御(FV制御)は、ソフトウェアの負荷情報を利用してハードウェアの動作条件を動的に制御するため、プログラムの消費電力を低減する効果が大きい。本論文では、まず解析的な評価により、FV制御で使用する周波数は2:1ルールで用意すれば良い事を示す。更に、フィードバック型のFV制御をMPEG-4デコーダに適用した結果、消費電力が1/4に低減される見通しを得た事を示す。

  一般社団法人電子情報通信学会, 2002年07月18日, 電子情報通信学会技術研究報告. ICD, 集積回路, 102(234) (234), 13 - 16, 日本語


• Bus Shuffling : 低消費電力向けの新しいバス技術

  山田 大裕, 辛 英珠, 川口 博, 桜井 貴康

  現在の通信・マルチメディア用途等の組込システムにおいては、メモリへのアクセスにおける電力消費が全体の電力消費の大部分を占める。従って、バスは十分な速度でかつ低消費電力で動作するように設計する必要がある。この論文では、特定アプリケーション用途での低消費電力システムにおけるバスシャッフリングを取り扱う。配線の側面間容量による消費電力の実効値が減るようにバスをシャッフルすることで、バスでの消費電力を低減させるヒューリスティックアルゴリズムを提案する。様々なデータ例を使って実験を行った所、消費電力を30%から46.7%程度、オーバーヘッドなしに低減させることができた。

  一般社団法人電子情報通信学会, 2001年08月17日, 電子情報通信学会技術研究報告. ICD, 集積回路, 101(266) (266), 1 - 8, 日本語


• 低電力実時間組込システムのためのOS, アプリケーション, ハードウェア協調による CVS(Cooperative Voltage Scaling) と電圧ホッピング

  川口 博, 張 綱, 李 誠洙, 辛 英洙, 桜井 貴康

  ソフトウェアによってシステムが実現されるにしたがい, 実時間組込システムの低電力設計はさらに重要になってきている. この論文ではOS, アプリケーション, ハードウェアの協調による低電力化方法について述べる. この方法で従来の定電源電圧によるrate-monotonicスケジューリングに比べ1/4以下にまで電力を低減できる. 電力低減は実時間性を損なうことなく実現される.

  一般社団法人電子情報通信学会, 2001年05月18日, 電子情報通信学会技術研究報告. ICD, 集積回路, 101(85) (85), 59 - 65, 日本語


• 閾値ホッピング (V_-hopping) 手法を用いた低電圧・低消費電力プロセッサ

  野瀬 浩一, 平林 雅之, 川口 博, 李 誠洙, 桜井 貴康

  本研究では, 閾値をプロセッサの負荷に応じてソフトウェアが制御する閾値ホッピング(V_-hopping)を提案する. これは負荷の軽い時間は閾値を高くし, 同時に周波数を下げることで動作時の無駄な消費電力を削減する方式である. 閾値の制御は基盤バイアスを変化させることによって行う. MPEG4のエンコード部をシミュレーションした結果, 電源電圧0.5Vのとき本手法を用いることで消費電力が18%に削減された. またpositive back-bias手法と閾値ホッピングを組み合わせた小規模なRISCプロセッサを設計し, 約90%消費電力を削減することが可能であることを示した.

  一般社団法人電子情報通信学会, 2001年05月18日, 電子情報通信学会技術研究報告. ICD, 集積回路, 101(85) (85), 67 - 73, 日本語


• 低スタンバイ電流SRAMのための異常リーク電流抑制方式

  神田 浩一, ミン グエン ドゥック, 川口 博, 桜井 貴康

  SRAMのスタンバイ時において、セル内部のデバイス欠陥によって流れる異常リーク電流を検知、及び削除するための回路方式を提案する。従来のSRAMに、リーク電流センサ、シフトレジスタ、及びヒューズの3つの要素を新たに付加する。リーク電流センサは各セル電源線/ビット線に流れる異常電流を1μA程度まで検知する。シフトレジスタによって異常個所を同定し、これに対応するヒューズをレーザ照射によって切断することで異常電流のパスを遮断する。64KビットのSRAMチップを試作し、測定によって本手法の有効性を確認した。付加回路による面積オーバーヘッドは7%であった。

  一般社団法人電子情報通信学会, 2001年04月05日, 電子情報通信学会技術研究報告. ICD, 集積回路, 101(1) (1), 21 - 25, 日本語


• Boosted Gate MOS (BGMOS) : デバイスと回路の協調によるリークフリー回路の提案

  犬飼 貴士, 高宮 真, 野瀬 浩一, 川口 博, 桜井 貴康, 平本 俊郎

  将来のLSIが直面する問題の一つにスタンバイ消費電力の増大がある。本論文では、デバイスと回路の協調技術によってこの問題を解決する手法、Boosted Gate MOS(BGMOS)を提案する。本手法では、ゲート酸化膜が極めて薄く、闘値電圧が低いMOSFETによってCMOS回路部を構成することで、低電圧高速動作のトレンドを満たしつつ、ゲート酸化膜が厚く、闘値電圧が高いMOSFET(スイッチ)を直列に付加することで、スタンバイ時のリーク電流を極めて小さくする。ここで、アクティブ時にはスイッチを電源電圧より高いゲート電圧で駆動することによって、充分小さなエリアペナルティでCMOS回路部の高速動作を維持することを可能とする。本論文では、デバイスおよび回路シミュレーションによって本手法の有用性を検証するとともに、SRAMなどの他の要素回路への応用を検討する。

  一般社団法人電子情報通信学会, 2000年08月18日, 電子情報通信学会技術研究報告. ED, 電子デバイス, 100(266) (266), 1 - 8, 日本語


• 0.5V電源電圧における低スタンバイ電流CMOS設計法

  川口 博, 野瀬 浩一, 桜井 貴康

  低消費電力のために0.5V程度の電源電圧にしたとき、MOSFETが動作するためには閾値を0.1〜0.2Vにしなければならない。しかしこの時、スタンバイ時にゲートあたり10nA、つまり100万トランジスタで10mAのリーク電流が流れてしまう。本研究では、このリーク電流を抑えるための回路としてsuper cut-off CMOS(SCCMOS)を提案する。SCCMOSを用いることで電源電圧0.5V〜0.8V、閾値0.1V〜0.2Vでスタンバイ時のリーク電流がゲートあたり1pA以下に抑えることができる。

  一般社団法人電子情報通信学会, 1998年07月23日, 電子情報通信学会技術研究報告. ICD, 集積回路, 98(195) (195), 45 - 49, 英語


• 0.5V電源電圧における低スタンバイ電流CMOS設計法

  川口 博, 野瀬 浩一, 桜井 貴康

  低消費電力のために0.5V程度の電源電圧にしたとき, MOSFETが動作するためには閾値を0.1-0.2Vにしなければならない.しかしこの時, スタンバイ時にゲートあたり10nA, つまり100万トランジスタで10mAのリーク電流が流れてしまう.本研究では, このリーク電流を抑えるための回路としてsuper cut-off CMOS(SCCMOS)を提案する.SCCMOSを用いることで電源電圧0.5V-0.8V, 閾値0.1V-0.2Vでスタンバイ時のリーク電流がゲートあたり1pA以下に抑えることができる.

  一般社団法人電子情報通信学会, 1998年07月23日, 電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス, 98(193) (193), 45 - 49, 英語


• 低電圧SRAMのための Dynamic Leakage Cut-off 設計法

  川口 博, 井高 康仁, 桜井 貴康

  サブスレッショルド漏れ電流を許容できる範囲内に維持しながら, ゲート酸化膜に過剰な電圧を加えることなく, 従来のSRAMより2.5倍高速な電源電圧0.5V動作のSRAM回路を提案する.選択されていないメモリセルのNウェルおよびPウェル電圧をそれぞれ2V_

  および-V_

  に逆バイアスする一方で, 選択されたメモリセルのNウェルおよびPウェル電圧を動的ににそれぞれV_

  およびV_に変化させることによってメモリセルのしきい値電圧を低く設定することができ, かつサブスレッショルド漏れ電流を抑えることができる.

  一般社団法人電子情報通信学会, 1998年06月19日, 電子情報通信学会技術研究報告. ED, 電子デバイス, 98(117) (117), 1 - 4, 日本語

• 光電式容積脈波法による脈拍測定の低消費電力化手法

  渡辺 健斗, 和泉 慎太郎, 矢野 祐二, 川口 博, 吉本 雅彦

  ヘルスケア・医療情報通信技術研究会（MICT）, 2019年01月, 日本語, 電子情報通信学会, 東京都千代田区明治大学駿河台キャンパス, 国内会議

  口頭発表（一般）


• ウェアラブルデバイスのための心拍変動モニタリングにおけるサンプリングレート低減手法

  西河 有貴, 和泉 慎太郎, 矢野 祐二, 川口 博, 吉本 雅彦

  第35回「センサ・マイクロマシンと応用システム」シンポジウム, 2018年10月, 日本語, 電気学会 センサ・マイクロマシン部門, 北海道札幌市 札幌市民交流プラザ, 国内会議

  ポスター発表


• ウェアラブルデバイスのための圧電素子を用いたマルチモーダルな心血管情報の計測

  岡野 孝昭, 和泉 慎太郎, 勝浦 巧, 川口 博, 吉本 雅彦

  第34回「センサ・マイクロマシンと応用システム」シンポジウム，01am2-PS-135，広島，2017年11月1日, 2017年11月, 日本語, 国内会議

  口頭発表（一般）


• 消化管内への留置を目的とした飲み込み型デバイスの検討

  中村 亮太, 和泉 慎太郎, 川口 博, 太田 英敏, 吉本 雅彦

  第34回「センサ・マイクロマシンと応用システム」シンポジウム，31pm3-PS-46，広島，2017年10月31日, 2017年10月, 日本語, 国内会議

  口頭発表（一般）


• ノイズフィードバック技術を用いたウェアラブル向け容量結合型心電センサ

  永里 佑樹, 和泉 慎太郎, 川口 博, 吉本 雅彦

  IEICEソサイエティ大会, 2017年9月12-15日，東京, 2017年09月, 日本語, 国内会議

  口頭発表（一般）


• 選択的ソース線駆動方式を用いた画像処理プロセッサ向け低消費電力28nm FD-SOI 8TデュアルポートSRAM

  森 陽紀, 中川 知己, 北原 佑起, 河本 優太, 高木 健太, 吉本 秀輔, 和泉 慎太郎, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2017 ポスターセッション, 東京, 2017年5月, 2017年05月, 日本語, 国内会議

  口頭発表（一般）


• マイクロ波ドップラーセンサを用いた車両走行中の心拍計測手法

  松永 大地, 和泉 慎太郎, 川口 博, 吉本 雅彦

  電子情報通信学会総合大会，B-20-10, 名古屋, 2017年3月22日., 2017年03月, 日本語, 名古屋, 国内会議

  口頭発表（一般）


• プロセスばらつき耐性を有する低電圧動作STT-MRAM向けカウンターベース読出し回路

  梅木 洋平, 柳田 晃司, 吉本 秀輔, 和泉 慎太郎, 吉本 雅彦, 川口 博, 角田 浩司, 杉井 寿博

  LSIとシステムのワークショップ2016, 2016年05月, 日本語, 国内会議

  ポスター発表


• 消化管内に留置可能な飲み込み型生体センサー

  和泉 慎太郎, 中村 亮太, 川口 博, 吉本 雅彦

  電子情報通信学会総合大会, 2016年03月, 日本語, 福岡, 国内会議

  口頭発表（一般）


• ヘルスケアデバイスから見た材料科学への期待

  川口 博

  日本化学会第96春季年会, 2016年03月, 日本語, 京都, 国内会議

  [招待有り]

  口頭発表（招待・特別）


• Process variation tolerant counter base read circuit for low-voltage operating STT-MRAM

  UMEKI Yohei, YANAGIDA Koji, KUROTSU Hiroaki, KITAHARA Hiroto, MORI Haruki, IZUMI Shintaro, YOSHIMOTO Masahiko, KAWAGUCHI Hiroshi, YOSHIMOTO Shusuke, TSUNODA Koji, SUGII Toshihiro

  DATE EMS Workshop, 2016年03月, 英語, Dresden,Germany, 国際会議

  ポスター発表


• Analysis of Soft Error Propagation considering Masking Effects on Re-convergent Path

  KIMI Yuta, MATSUKAWA Go, YOSHIDA Shuhei, IZUMI Shintaro, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko

  IEEE Asian Test Symposium (ATS), 2015年11月, 英語, 国際会議

  口頭発表（一般）


• A 298-fJ/writecycle 650-fJ/readcycle 8T Three-Port SRAM in 28-nm FD-SOI Process Technology for Image Processor

  MORI Haruki, NAKAGAWA Tomoki, KITAHARA Yuki, KAWAMOTO Yuta, TAKAGI Kenta, YOSHIMOTO Shusuke, IZUMI Shintaro, Nii Koji, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko

  IEEE Custom Integrated Circuits Conference (CICC), 2015年09月, 英語, 国際会議

  口頭発表（一般）


• 時間デジタル変換器を用いたIOサイズ8bitAD変換器

  奥野圭祐, 小西恵大, 和泉慎太郎, 吉本雅彦, 川口博

  LSIとシステムのワークショップ2015 ポスターセッション, 2015年05月, 日本語, 小倉, 国内会議

  ポスター発表


• ウェアラブル心電図計測SoC

  田中義人, 中井陽三郎, 河本優太, 中川知己, 奥野圭祐, 和泉慎太郎, 川口博, 木村啓明, 丸元共治, 渕上貴昭, 藤森敬和, 吉本雅彦

  LSIとシステムのワークショップ2015, 2015年05月, 日本語, 小倉, 国内会議

  ポスター発表


• 6T4C型低消費電力不揮発メモリ

  北原弘登, 中川知己, 和泉慎太郎, 柳田晃司, 北原佑起, 吉本秀輔, 梅木洋平, 森陽紀, 川口博, 木村啓明, 丸元共治, 渕上貴昭, 藤森敬和, 吉本雅彦

  LSIとシステムのワークショップ2015, 2015年05月, 日本語, 小倉, 国内会議

  ポスター発表


• 温度補償回路を用いた高速セットリングADPLL

  奥野 圭祐, 正木 何奈, 和泉 慎太郎, 川口 博, 吉本 雅彦

  第37回アナログRF研究会, 2014年12月, 日本語, 国内会議

  口頭発表（一般）


• 低消費電力貼り付け型センサのためのテンプレートマッチングを用いたロバスト心拍抽出手法の開発

  中井 陽三郎, 和泉 慎太郎, 中野 将尚, 山下 顕, 藤井 貴英, 川口 博, 吉本 雅彦

  第31回「センサ・マイクロマシンと応用システム」シンポジウム, 2014年10月, 日本語, 国内会議

  口頭発表（一般）


• 動作環境変動に応じて動的に動作マージンを拡大する自律制御キャッシュ

  木美 雄太, 中田 洋平, 奥村 俊介, 鄭 晋旭, 澤田 卓也, 利川 托, 永田 真, 中野 博文, 藪内 誠, 藤原 英弘, 新居 浩二, 河合 浩行, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2014 ポスターセッション, 2014年05月, 日本語, 小倉, 国内会議

  ポスター発表


• 磁性変化型メモリの書き込み高速化メモリアーキテクチャ

  森 陽紀, 柳田 晃司, 梅木 洋平, 吉本秀輔, 和泉 慎太郎, 川口 博, 吉本 雅彦, 角田 浩司, 杉井 寿博

  LSIとシステムのワークショップ2014 ポスターセッション, 2014年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 小倉, 国内会議

  ポスター発表


• 温度補償回路を用いた高速セットリングADPLL

  正木 何奈, 奥野 圭祐, 和泉 慎太郎, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2014 ポスターセッション, 2014年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 小倉, 国内会議

  ポスター発表


• 一括コピー・比較が可能なSRAMを用いた低遅延デュアルコアロックステップアーキテクチャ

  吉田 周平, 松川 豪, 中田 洋平, 木美 雄太, 勝 康夫, 下澤 晶史, 於保 茂, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2014 ポスターセッション, 2014年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 小倉, 国内会議

  ポスター発表


• 38μAウェアラブル生体情報計測プロセッサ

  中井 陽三郎, 和泉 慎太郎, 山下 顕, 中野 将尚, 藤井 貴英, 小西 恵大, 川口 博, 木村 啓明, 丸元 共治, 渕上 貴昭, 藤森 敬和, 中嶋 宏, 志賀 利一, 吉本 雅彦

  LSIとシステムのワークショップ2014 ポスターセッション, 2014年05月, 日本語, 国内会議

  ポスター発表


• ロバストな瞬時心拍抽出機能を有する低消費電力ウェアラブルヘルスケアシステム

  和泉 慎太郎, 中野 将尚, 山下 顕, 川口 博, 吉本 雅彦

  第14回計測自動制御学会システムインテグレーション部門講演会SI2013, 2013年12月, 日本語, 神戸市, 国内会議

  [招待有り]

  口頭発表（招待・特別）


• 読出しビット線振幅制限機構及び読み出し加速回路を備えた8T SRAM

  梅木 洋平, 吉本 秀輔, 和泉 慎太郎, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2013, 2013年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• 車載ECUのSRAMへの故障注入による自動車制御システムの挙動評価

  藤川 飛鳥, 竹内 勇介, 中田 洋平, 伊藤 康宏, 勝 康夫, 於保 茂, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2013, 2013年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• 核反応シミュレータを用いたソフトエラー率導出ツール及び耐マルチビットエラー6T SRAM

  吉本 秀輔, 和泉 慎太郎, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2013, 2013年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• ラウドコンピュータを用いたディペンダブルプロセッサの大規模故障注入評価

  松川 豪, 中田 洋平, 伊藤 康宏, 竹内 勇介, 勝 康夫, 於保 茂, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2013, 2013年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• ゼロデータを利用したSTT-RAMキャッシュの低エネルギー化設計

  木美 雄太, 鄭 晋旭, 中田 洋平, 吉本 雅彦, 川口 博

  LSIとシステムのワークショップ2013, 2013年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• HDTV解像度対応 実時間HOG特徴量抽出と複数物体検出を実現する43mWデュアルコアプロセッサ

  高木 健太, 水野 孝祐, 和泉 慎太郎, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2013, 2013年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• 65nm 700-μm2 61-dB 低ジッター2次ΔΣT-D変換器

  奥野 圭祐, 小西 恵大, 和泉 慎太郎, 吉本 雅彦, 川口 博

  LSIとシステムのワークショップ2013, 2013年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• ウェアラブルヘルスケアシステムのための 短時間自己相関を用いた瞬時心拍検出手法

  中野将尚, 小西恵大, 和泉慎太郎, 川口博, 吉本 雅彦

  電気学会センサ・マイクロマシン部門大会, 2012年10月, 日本語, 北九州, 国内会議

  シンポジウム・ワークショップパネル（公募）


• 低電圧動作マージン拡大機能を有する連想度可変キャッシュ

  鄭晋旭, 中田洋平, 奥村俊介, 川口博, 吉本 雅彦

  LSIとシステムのワークショップ 2012, 2012年05月, 日本語, 北九州, 国内会議

  ポスター発表


• プロセスばらつきを考慮したNoCアーキテクチャ

  中田洋平, 川口博, 吉本 雅彦

  LSIとシステムのワークショップ 2012, 2012年05月, 日本語, 北九州, 国内会議

  ポスター発表


• 6万語彙実時間連続音声認識のための40nm, 144mW音声認識専用プロセッサの開発

  何光霽, 菅原隆伸, 藤永剛史, 宮本優貴, 野口紘希, 和泉慎太郎, 川口博, 吉本 雅彦

  LSIとシステムのワークショップ 2012, 2012年05月, 日本語, 北九州, 国内会議

  ポスター発表


• 40nm 640μm2 7.2bit プロセススケーラブル・オペアンプレス時間演算型AD変換器

  小西恵大, 奥野圭祐, 和泉慎太郎, 吉本雅彦, 川口 博

  LSIとシステムのワークショップ 2012, 2012年05月, 日本語, 北九州, 国内会議

  ポスター発表


• 0.5V 12.9pJ/accessを実現する低電力ライトバック技術を備えた40nm 8T SRAM

  吉本秀輔, 寺田正治, 奥村俊介, 鈴木利一, 宮野信治, 川口博, 吉本 雅彦

  LSIとシステムのワークショップ 2012, 2012年05月, 中国語, 北九州, 国内会議

  ポスター発表


• 温度変化を考慮したSRAMのBER導出手法の検討

  北原 佑起, 鍵山 祐輝, 奥村 俊介, 柳田 晃司, 吉本 秀輔, 中田 洋平, 和泉 慎太郎, 川口 博, 吉本 雅彦

  電子情報通信学会総合大会, 2012年03月, 日本語, 電子情報通信学会, 岡山市, 国内会議

  口頭発表（一般）


• マイクアレイネットワークを用いたホームネットワークサービス向けハンズフリー音声インタフェース

  祖田 心平, 中村 匡秀, まつ本 真佑, 松原 典行, 久賀田 耕史, 和泉 慎太郎_IZUMI_Shintaro, 川口 博, 吉本 雅彦

  電子情報通信学会研究会, 2012年03月, 日本語, 電子情報通信学会集積回路研究専門委員会, 那覇市, 国内会議

  口頭発表（一般）


• ディペンダブルSRAMのためのオンライン故障診断技術の開発

  藤川 飛鳥, 吉川 将弘, 奥村 俊介, 中田 洋平, 鍵山 祐輝, 川口 博, 吉本 雅彦

  電子情報通信学会総合大会, 2012年03月, 日本語, 電子情報通信学会, 岡山市, 国内会議

  口頭発表（一般）


• 0.6V動作可能なハーフセレクト耐性を向上させる差動書込み技術を用いた40-nm 8T SRAM

  梅木 洋平, 寺田 正治, 吉本 秀輔, 川口 博, 吉本 雅彦

  電子情報通信学会総合大会, 2012年03月, 日本語, 電子情報通信学会, 岡山市, 国内会議

  口頭発表（一般）


• 低電圧動作におけるマージン拡大機能を有する連想度可変キャッシュ

  鄭 晋旭, 中田 洋平, 奥村 俊介, 川口 博, 吉本 雅彦

  電子情報通信学会研究会, 2012年01月, 日本語, 電子情報通信学会集積回路研究専門委員会, 東京, 国内会議

  口頭発表（一般）


• 実時間ロボット制御のための75変数MIQP問題ソルバープロセッサ

  西野 允雅, 野口 紘希, 嶋井 優介, 和泉 慎太郎, 川口 博, 吉本 雅彦

  電子情報通信学会研究会, 2012年01月, 日本語, 電子情報通信学会集積回路研究専門委員会, 東京, 国内会議

  口頭発表（一般）


• 低電力20相出力発振回路

  奥野 圭祐, 小西 恵大, 李 赫鍾, 和泉 慎太郎_IZUMI_Shintaro, 川口 博, 吉本 雅彦

  電子情報通信学会研究会, 2011年12月, 日本語, 電子情報通信学会集積回路研究専門委員会, 大阪, 国内会議

  口頭発表（一般）


• マルチビットアップセット耐性及びシングルビットアップセット耐性を備えた8T SRAM セルレイアウト

  梅木 洋平, 吉本 秀輔, 天下 卓郎, 川口 博, 吉本 雅彦

  電子情報通信学会研究会, 2011年12月, 日本語, 電子情報通信学会集積回路研究専門委員会, 大阪, 国内会議

  口頭発表（一般）


• チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-um FD-SOI 7T/14T SRAM

  吉本 秀輔, 山口 幸介, 奥村 俊介, 吉本 雅彦, 川口 博

  電子情報通信学会研究会 (2011), 2011年12月, 日本語, 国内会議

  ポスター発表


• 6万語彙実時間連続音声認識のための40nm,144mW音声認識専用プロセッサの開発

  菅原 隆伸, 何 光霽, 藤永 剛史, 宮本 優貴, 野口 紘希, 和泉 慎太郎_IZUMI_Shintaro, 川口 博, 吉本 雅彦

  デザインガイア2011, 2011年11月, 日本語, 電子情報通信学会集積回路研究専門委員会, 宮崎市, 国内会議

  口頭発表（一般）


• 故障注入技術を用いたディペンダブルSRAMを搭載するプロセッサの信頼性評価・検証

  竹内 勇介, 中田 洋平, 伊藤 康宏, 勝 康夫, 於保 茂, 奥村 俊介, 川口 博, 吉本 雅彦

  コンピュータシステム研究会, 2011年10月, 日本語, 電子情報通信学会, 神戸市, 国内会議

  口頭発表（一般）


• マイクアレイネットワークを用いた宅内サービス実現可能性の検討

  祖田 心平, 中村 匡秀, まつ本 真佑, 松原 典行, 久賀田 耕史, 和泉 慎太郎_IZUMI_Shintaro, 川口 博, 吉本 雅彦

  コンピュータシステム研究会, 2011年10月, 日本語, 電子情報通信学会, 神戸市, 国内会議

  口頭発表（一般）


• 低電力20相出力発振回路

  奥野 圭祐, 小西 恵大, 和泉 慎太郎_IZUMI_Shintaro, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2011, 2011年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州市, 国内会議

  ポスター発表


• 次世代知能ロボット制御のための混合整数2次計画問題(MIQP)ソルバーコアプロセッサ

  西野 允雅, 野口 紘希, 谷 純一, 嶋井 優介, 和泉 慎太郎, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2011, 2011年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州市, 国内会議

  ポスター発表


• マルチビットアップセット耐性を備えた8T SRAMセルレイアウト

  天下 卓郎, 吉本 秀輔, 小津和 大昌, 高田 大河, 吉村 正義, 松永 裕介, 安浦 寛人, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2011, 2011年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州市, 国内会議

  ポスター発表


• ブロックデータ一括コピー機能を有する7T SRAM

  鍵山 祐輝, 奥村 俊介, 吉本 秀輔, 中田 洋平, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2011, 2011年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州市, 国内会議

  ポスター発表


• フルHDTV実時間動画像認識のための低消費電力SIFT特徴量抽出プロセッサ

  寺地 陽祐, 水野 孝祐, 何 光霽, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2011, 2011年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州市, 国内会議

  ポスター発表


• ビットエラー耐性及びソフトエラー耐性を備えたFD-SOI 7T/14T SRAM

  吉本 秀輔, 天下 卓郎, 奥村 俊介, 山口 幸介, 吉本 雅彦, 川口 博

  LSIとシステムのワークショップ 2011, 2011年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• システムレベル故障注入技術によるディペンダブルメモリを搭載したプロセッサの評価・検証

  竹内 勇介, 中田 洋平, 伊藤 康宏, 勝 康夫, 於保 茂, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2011, 2011年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州市, 国内会議

  ポスター発表


• しきい値ばらつき耐性を有する0.45V動作9T/18TデュアルポートSRAM

  柳田 晃司, 野口 紘希, 奥村 俊介, 高木 智也, 久賀田 耕史, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2011, 2011年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州市, 国内会議

  ポスター発表


• 7T/14T SRAMの細粒度制御による低電圧動作キャッシュアーキテクチャ

  鄭 晋旭, 中田 洋平, 奥村 俊介, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2011, 2011年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州市, 国内会議

  ポスター発表


• しきい値ばらつき耐性を有する0.45V動作9T/18TデュアルポートSRAM

  柳田 晃司, 野口 紘希, 奥村 俊介, 高木 智也, 久賀田 耕史, 川口 博, 吉本 雅彦

  電子情報通信学会研究会, 2011年04月, 日本語, 電子情報通信学会集積回路研究専門委員会, 神戸市, 国内会議

  ポスター発表


• プロセスばらつきを考慮したNoCアーキテクチャの検討

  中田 洋平, 竹内 幸大, 川口 博, 吉本 雅彦

  情報処理学会研究報告 計算機アーキテクチャ(ARC), 2010年10月, 日本語, 国内会議

  その他


• 分散処理を用いた超低消費電力 ネットワーク型マイクロホンアレーの研究

  祖田 心平, 久賀田 耕史, 高木 智也, 和泉 慎太郎, 野口 紘希, 吉本 雅彦, 川口 博

  日本音響学会2010年秋季研究発表会, 2010年09月, 日本語, 関西大学, 国内会議

  ポスター発表


• マルチコアプロセッサにおけるH.264/AVC符号化処理の並列度とメモリアクセスに関する高効率実装

  中田 洋平, 竹内 幸大, 川口 博, 吉本 雅彦

  DAシンポジウム2010, 2010年09月, 日本語, 豊橋市, 国内会議

  ポスター発表


• 高精度音源定位および音源分離機能を有する低消費電力ユビキタス・センサネットの開発

  高木 智也, 川口 博, 吉本 雅彦

  STARCフォーラム/シンポジウム2009, 2010年08月, 日本語, 国内会議

  ポスター発表


• ネットワーク分散処理を用いた超低消費電力音声信号処理プロセッサ

  久賀田 耕史, 野口 紘希, 高木 智也, 祖田 心平, 吉本 雅彦, 川口 博

  STARC フォーラム/シンポジウム２０１０, 2010年08月, 日本語, 横浜市, 国内会議

  ポスター発表


• 分散処理型ユビキ タスセンサネットワークのための超低消費電力音声処理プロセッサ

  高木 智也, 野口 紘希, 久賀田 耕史, 吉本 雅彦, 川口 博

  LSIとシステムのワークショップ 2010, 2010年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• 知能ロボットのためのマルチコアMIQPソルバープロセッサのFPGA実装

  嶋井 優介, 谷 純一, 野口 紘輝, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2010, 2010年05月, 日本語, 北九州, 国内会議

  ポスター発表


• 大語彙連続音声認識のための並列Viterbiプロセッサアーキテクチャ

  藤永 剛史, 三浦 和夫, 野口 紘輝, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2010, 2010年05月, 日本語, 北九州, 国内会議

  ポスター発表


• ワイヤレスセンサネットワークのためのΔ-Σ変調とデジタルアシストを用いたイメージ信号除去に関する研究

  小西 恵大, 李 赫鍾, 和泉 慎太郎, 竹内 隆, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2010, 2010年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• 7T/14T SRAMを内部メモリに用いたマルチコアプロセッサアーキテクチャ

  中田 洋平, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2010, 2010年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• "時刻同期型MACプロトコルを用いる6.4μWシングルチップセンサーノードLSI,

  和泉 慎太郎, 李 赫鍾, 小西 恵大, 岡 顕久, 松田 隆志, 竹内 隆, 太田 能, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ 2010, 2010年05月, 日本語, 北九州市, 国内会議

  ポスター発表


• 時刻同期型MACプロトコルを用いる58-uWワンチップセンサノードプロセッサ

  和泉 慎太郎, 竹内 隆, 松田 隆志, 李 赫鍾, 小西 恵大, 鶴田 嵩, 酒井 康晴, 川口 博, 太田 能, 吉本 雅彦

  電子情報通信学会技術研究報告, 2009年10月, 日本語, 電子情報通信学会, 国内会議

  ポスター発表


• 高精度音源定位および音源分離機能を有する低消費電力ユビキタス・センサネットの開発

  高木 智也, 川口 博

  STARCフォーラム/シンポジウム2009 学生ポスターセッション, 2009年08月, 日本語, 株式会社 半導体理工学研究センター（STARC）, 新横浜国際ホテル, 国内会議

  ポスター発表


• 7T/14T SRAMを内部メモリに用いたマルチコアプロセッサアーキテクチャの検討

  中田 洋平, 川口 博, 吉本 雅彦

  DAシンポジウム2009, 2009年08月, 日本語, 情報処理学会 システムLSI設計技術研究会, 石川, 国内会議

  ポスター発表


• 全整数計画問題のソルバーのFPGA実装

  谷 純一, 野口 紘希, 嶋井 優介, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2009 ポスターセッション, 2009年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州国際会議場, 国内会議

  ポスター発表


• 時間同期型MACプロトコルの垂直統合設計によるセンサノードVLSIの低消費電力化

  和泉 慎太郎, 松田 隆志, 竹内 隆, 川口 博, 太田 能, 吉本 雅彦

  LSIとシステムのワークショップ2009 ポスターセッション, 2009年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州国際会議場, 国内会議

  ポスター発表


• 高信頼性モードを有する7T/14TディペンダブルSRAM,

  奥村 俊介, 藤原 英弘, 井口 友輔, 野口 紘希, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2009 ポスターセッション, 2009年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州国際会議場, 国内会議

  ポスター発表


• リアルタイム20,000語彙連続音声認識のためのGMMプロセッサのFPGA実装

  三浦 和夫, 野口 紘希, 藤永 剛史, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2009 ポスターセッション, 2009年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州国際会議場, 国内会議

  ポスター発表


• マイクロホンアレイ・センサネットワークによるインテリジェント・ユビキタス音声処理システムと，その低消費電力LSIの提案,

  高木 智也, 野口 紘希, 吉本 雅彦, 川口 博

  LSIとシステムのワークショップ2009 ポスターセッション, 2009年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州国際会議場, 国内会議

  ポスター発表


• チップ間ばらつき補正機能を有する基板バイアス制御を用いた0.42V動作486-kb FD-SOI SRAM,

  山口 幸介, 藤原 英弘, 竹内 隆, 大竹 優, 吉本 雅彦, 川口 博

  LSIとシステムのワークショップ2009 ポスターセッション, 2009年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州国際会議場, 国内会議

  ポスター発表


• カラム線制御回路を用いた0.56V動作128-kb10T小面積SRAM,

  吉本 秀輔, 井口 友輔, 奥村 俊介, 藤原 英弘, 野口 紘希, 新居 浩二, 川口 博, 吉本 雅彦

  LSIとシステムのワークショップ2009 ポスターセッション, 2009年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州国際会議場, 国内会議

  ポスター発表


• 低電圧・低消費電力SRAM

  川口 博

  IEEE Solid-State Circuits Society Kansai Chapter Technical Seminar, 2008年12月, 日本語, 国内会議

  口頭発表（招待・特別）


• 発話推定を用いたインテリジェント認識システムの低消費 電力化技術

  野口 紘希, 川口 博

  半導体理工学研究センター(STARC)フォーラム／シンポジウム学生ポ スターセッション, 2008年07月, 日本語, パシフィコ横浜, 国内会議

  ポスター発表


• 発話推定を用いたインテリジェント認識システムの低消費電力化技術

  野口紘希, 川口 博

  STARCフォーラム/シンポジウム2008 学生ポスターセッション, 2008年07月, 日本語, 半導体理工学研究センター, 横浜, 国内会議

  ポスター発表


• 動的電源電圧/周波数制御によるフレームバッファSRAM内蔵型H.264 AVCデコーダの低消費電力化

  坂田 義典, 中田 洋平, 川上 健太郎, 川口 博, 吉本 雅彦

  第11回システムLSIワークショップ ポスタセッション, 2007年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州市, 国内会議

  ポスター発表


• 長波帯標準電波を用いた低電力センサノードのための垂直統合設計

  大竹 優, 一圓 真澄, 竹内 隆, 祗園 昭宏, 三上 真司, 藤原 英弘, 川口 博, 太田 能, 吉本 雅彦

  第11回システムLSIワークショップ ポスタセッション, 2007年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州市, 国内会議

  ポスター発表


• 超並列画像処理プロセッサ応用任意位置任意サイズ矩形データの1サイクルアクセスが可能なメモリアーキテクチャ

  上農 哲也, 宮越 純一, 村地 勇一郎, 川口 博, 吉本 雅彦

  第11回システムLSIワークショップ ポスタセッション, 2007年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州市, 国内会議

  ポスター発表


• サブ100mW H.264 MP@L4.1 HDTV解像度対応 整数画素精度動き検出プロセッサコア

  水野 孝祐, 宮越 純一, 村地 勇一郎, 濱本 真生, 飯沼 隆弘, 石原 朋和, 川口 博, 吉本 雅彦

  第11回システムLSIワークショップ ポスタセッション, 2007年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州市, 国内会議

  ポスター発表


• VGA 30fps実時間動画像認識応用オプティカルフロープロセッサコア

  村地 勇一郎, 福山 祐貴, 山本 亮, 宮越 純一, 川口 博, 石原 一, 深山 正幸, 松田 吉雄, 吉本 雅彦

  第11回システムLSIワークショップ ポスタセッション, 2007年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州市, 国内会議

  ポスター発表


• H.264 MP@L4.1エンコーダLSIのためのHDTV解像度対応適応的階層探索動き検出アルゴリズム

  印 芳, 村地 勇一郎, 濱本 真生, 飯沼 隆弘, 石原 朋和, 李 将充, 川口 博, 吉本 雅彦

  第11回システムLSIワークショップ ポスタセッション, 2007年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州市, 国内会議

  ポスター発表


• DVS環境下での小面積・低電圧動作8T SRAMの設計-32nm世代以降で8Tセルが小面積・低電圧動作を同時に実現

  森田 泰弘, 藤原 英弘, 野口 紘希, 井口 友輔, 新居 浩二, 川口 博, 吉本 雅彦

  第11回システムLSIワークショップ ポスタセッション, 2007年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州市, 国内会議

  ポスター発表


• ビット線電力を削減する;動画像処理応用 10T 非プリチャージ 2-port SRAM

  井口 友輔, 野口 紘希, 奥村 俊介, 藤原 英弘, 森田 泰弘, 新居 浩二, 川口 博, 吉本 雅彦

  VDEC LSIデザイナーフォーラム2007(若手の会)ポスターセッション, 2007年09月, 日本語, 東京大学大規模集積システム設計教育研究センター, 北海道, 国内会議

  ポスター発表


• ワイヤレスセンサネットワークのためのタイマ制御によるカウンターベースブロードキャスティング方式の改良

  和泉 慎太郎, 松田 隆志, 三上 真司, 川口 博, 太田 能, 吉本 雅彦

  2007年電子情報通信学会総合大会, 2007年03月, 日本語, 電子情報通信学会, 名古屋, 国内会議

  口頭発表（一般）


• ビット線電力を8割削減する動画像処理応用 10T非プリチャージ2-port SRAM

  井口 友輔, 野口 紘希, 藤原 英弘, 森田 泰弘, 新居 浩二, 川口 博, 吉本 雅彦

  2007年電子情報通信学会総合大会, 2007年03月, 日本語, 電子情報通信学会, 名古屋, 国内会議

  口頭発表（一般）


• Design Solutions for a Multi-Object Wireless Power Transmission Sheet Based on Plastic Switches

  高宮 真, 関谷 毅, 宮本 善生, 野口 儀晃, 川口 博, 桜井 貴康, 染谷 隆夫

  IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2007年02月, 英語, IEEE, San Francisco, USA, 国際会議

  口頭発表（一般）


• A Large-area Flexible Wireless Power Transmission Sheet Using Printed Plastic MEMS Switches and Organic Field-effect Transistors

  関谷 毅, 高宮 真, 野口 儀晃, S. NAKANO, 加藤 祐作, K. HIZU, 川口 博, 桜井 貴康, 染谷 隆夫

  IEEE International Electron Devices Meeting Digest of Technical Papers (IEDM), 2006年12月, 英語, IEEE, San Francisco, USA, 国際会議

  口頭発表（一般）


• (Invited) Flexible Braille Sheet Display with Organic FETs and Plastic Actuators

  高宮 真, 関谷 毅, 加藤 祐作, 川口 博, 染谷 隆夫, 桜井 貴康

  International Display Workshops (IDW), 2006年12月, 英語, 大津市, 国際会議

  [招待有り]

  口頭発表（招待・特別）


• 超並列画像処理のための、任意位置・水平垂直連続複数画素を同時アクセスできるメモリアーキテクチャ

  石原 朋和, 宮越 純一, 村地 勇一郎, 川口 博, 吉本 雅彦

  第10回システムLSIワークショップ ポスタセッション, 2006年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州, 国内会議

  ポスター発表


• 消費電力を50%削減する動的電圧/周波数スケーリング型H.264 Main Profile@Level 4ビデオデコーダLSI

  川上 健太郎, 黒田 光彦, 坂田 義典, 川口 博, 吉本 雅彦

  第10回システムLSIワークショップ ポスタセッション, 2006年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州, 国内会議

  ポスター発表


• 実時間動画像認識応用スケーラブルオプティカルフロープロセッサ

  福山祐貴, 山本亮, 宮越純一, 片桐忠義, 峯岸孝行, 川口 博, 深山正幸, 今村幸祐, 橋本秀雄, 吉本 雅彦

  第10回システムLSIワークショップ ポスタセッション, 2006年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州, 国内会議

  ポスター発表


• ワイヤレスセンサーネットワーク応用キャリアセンス機能を持つ433MHz帯、356-uW電圧増幅器

  大竹 優, 三上 真司, 竹内 隆, 一圓 真澄, 川口 博, 太田 能, 吉本 雅彦

  第10回システムLSIワークショップ ポスタセッション, 2006年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州, 国内会議

  ポスター発表


• ワイヤレスセンサーネットワークにおける送信電力制御による送信効率劣化が消費電力モデルに与えるネガティブインパクト

  三上 真司, 竹内 隆, 大竹 優, 川口 博, 太田 能, 吉本 雅彦

  第10回システムLSIワークショップ ポスタセッション, 2006年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州, 国内会議

  ポスター発表


• ビット線電力を53%削減できる実時間動画像処理応用2ポートSRAM

  藤原英弘, 新居浩二, 宮越純一, 村地勇一郎, 森田泰弘, 川口 博, 吉本 雅彦

  第10回システムLSIワークショップ ポスタセッション, 2006年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州, 国内会議

  ポスター発表


• しきい値電圧ばらつきを克服したDVS環境下における0.3V動作SRAMの開発

  野口紘希, 森田泰弘, 藤原英弘, 新居浩二, 川口 博, 吉本 雅彦

  第10回システムLSIワークショップ ポスタセッション, 2006年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州, 国内会議

  ポスター発表


• Stacked-Chip Implementation of On-Chip Buck Converter for Power-Aware Distributed Power Supply Systems

  ONIZUKA Kohei, 川口 博, 高宮 真, 桜井 貴康

  IEEE Asian Solid-State Circuits Conference Proceedings of Technical Papers (A-SSCC), 2006年11月, 英語, IEEE, Hangzhou, China, 国際会議

  口頭発表（一般）


• 800-μW H.264 Baseline-Profile対応動き検出プロセッサIP

  飯沼 隆弘, 宮越 純一, 村地 勇一郎, 松野 哲郎, 濱本 真生, 石原 朋和, 川口 博, 深山 正幸, 吉本 雅彦

  第10回システムLSIワークショップ ポスタセッション, 2006年11月, 日本語, 電子情報通信学会集積回路研究専門委員会(ICD), 北九州, 国内会議

  ポスター発表


• Chip-to-Chip Inductive Wireless Power Transmission System for SiP Applications

  ONIZUKA Kohei, 川口 博, 高宮 真, T. KURODA, 桜井 貴康

  Proceedings of IEEE Custom Integrated Circuits Conference (CICC), 2006年09月, 英語, IEEE, San Jose, USA, 国際会議

  口頭発表（一般）


• (Invited) Low Power and Flexible Braille Sheet Display with Organic FET's and Plastic Actuators

  高宮 真, 関谷 毅, 加藤 祐作, 川口 博, 染谷 隆夫, 桜井 貴康

  Proceedings of IEEE International Conference on IC Design and Technology (ICICDT), 2006年05月, 英語, Italy, 国際会議

  口頭発表（一般）


• 動的電圧制御環境下における0.3-V 動作64-kb SRAM

  森田 泰弘, 藤原 英弘, 野口 紘希, 川上 健太郎, 宮越 純一, 三上 真司, 新居 浩二, 川口 博, 吉本 雅彦

  2006年電子情報通信学会総合大会;AS-2-2, 2006年03月, 日本語, 電子情報通信学会, 東京都, 国内会議

  口頭発表（一般）


• 動的電圧制御環境下における0.3-V 動作64-kb SRAM

  森田 泰弘, 藤原 英弘, 野口 紘希, 川上 健太郎, 宮越 純一, 三上 真司, 新居 浩二, 川口 博, 吉本 雅彦

  電子情報通信学会総合大会, 2006年03月, 日本語, 東京, 国内会議

  口頭発表（一般）


• センサノードの製造バラツキを考慮したネットワーク可用時間改善の一検討

  芳野 宏徳, 青西 孝文, 一圓 真澄, 松田 隆志, 太田 能, 川口 博, 吉本 雅彦

  2006年電子情報通信学会総合大会;BS-10-5, 2006年03月, 日本語, 電子情報通信学会, 東京都, 国内会議

  口頭発表（一般）


• センサノードの製造バラツキを考慮したネットワーク可用時間改善の一検討

  芳野 宏徳, 青西 孝文, 一圓 真澄, 松田 隆志, 太田 能, 川口 博, 吉本 雅彦

  電子情報通信学会総合大会, 2006年03月, 日本語, 東京, 国内会議

  口頭発表（一般）


• センサネットワークのための集約率を考慮したGIT経路制御の評価

  青西 孝文, 芳野 宏徳, 三上 真司, 太田 能, 川口 博, 吉本 雅彦

  電子情報通信学会技術研究報告, 2005年10月, 日本語, 新潟, 国内会議

  口頭発表（一般）


• ワイヤレスセンサノードのための送信電力制御におけるインピーダンス不整合の影響

  三上 真司, 竹内 隆, 太田 能, 川口 博, 吉本 雅彦

  電子情報通信学会ソサイエティ大会, 2005年09月, 日本語, 北海道大学, 国内会議

  口頭発表（一般）


• 二重ワード線と二重ビット線を用いた3次元積層シート型スキャナ

  川口 博, 伊庭 信吾, 加藤 祐作, 関谷 毅, 染谷 隆夫, 桜井 貴康

  電子情報通信学会技術研究報告, 2005年05月, 日本語, 神戸, 国内会議

  口頭発表（一般）

• ACM


• IEEE

• パイプラインバックプロパゲーションを用いたディープラーニングプロセッサ

  川口 博

  科学研究費補助金／基盤研究(B), 2018年04月 - 2021年03月, 研究代表者

  競争的資金


• 省電力AIエンジンと異種エンジン統合クラウドによる人工知能プラットフォーム

  川口 博

  国立研究開発法人産業技術総合研究所, IoT推進のための横断技術開発プロジェクト, 2017年, 研究代表者

  競争的資金


• 省電力AIエンジンと異種エンジン統合クラウドによる人工知能プラットフォーム

  川口 博

  IoT推進のための横断技術開発プロジェクト, 2016年, 研究代表者

  競争的資金


• ＦＤ－ＳＯＩのトータルばらつき抑制効果による超低電圧動作ディペンダブルＳＲＡＭ

  川口 博

  科学研究費補助金／基盤研究(B), 2008年, 研究代表者

  競争的資金


• 完全室温動作シリコン単電子・量子・CMOS融合集積回路ナノデバイスに関する研究

  平本 俊郎, 桜井 貴康, 更屋 拓哉, 川口 博

  日本学術振興会, 科学研究費助成事業, 基盤研究(A), 東京大学, 2004年 - 2007年

  本研究では,ナノ構造中で新たに発現する単電子効果および量子効果を積極的に利用し室温で動作するシリコン新機能デバイスと既存のCMOSデバイスを融合させた新しい概念の集積回路を目指した研究を行った.まず,単電子トランジスタの作製プロセスの改良に着手し,世界最大の単電子トランジスタにおけるクーロンプロッケード振動の電流山谷比および負性微分コンダクタンス特性の山谷比を得ることに成功した.さらに,極めて小さなドットを有する単電子トランジスタにおいては,ドット中の量子間隔が極めて大きいことから,ドレイン電圧によってピーク位置を正確に制御できることを世界で初めて示した.次に室温で動作する単電子トランジスタの集積化に取り組んだ.単電子トランジスタはこれまで作製プロセスが未熟であったため,複数のデバイスを1チップ上に集積することは不可能であった.本研究ではプロセス技術を徹底的に洗い直して極めて微細はシリコンドットを精度よく作製するプロセスを開発し,初めて室温単電子トランジスタの集積化に成功した.さらに,クーロンプロッケード振動のピーク位置を制御することのできる室温動作単電子トランジスタ3個と電流値の制御するMOSトランジスタを1チップ上に集積し,アナログパターンマッチング回路を構成し,その動作を室温において実証することにも成功した.これらの成果は,完全室温動作シリコン単電子・量子・CMOS融合集積回路の実現の可能性を飛躍的に向上させる重要な成果である.


• 有機トランジスタ駆動による点字ディスプレイの試作研究

  染谷 隆夫, 桜井 貴康, 関谷 毅, 川口 博

  日本学術振興会, 科学研究費助成事業, 萌芽研究, 東京大学, 2005年 - 2006年

  本研究は、有機トランジスタの駆動回路を用いた点字ディスプレイを試作することを目的としている。点字の表示部には導電性高分子のアクチュエータを活用し、オール・プラスティックの点字ディスプレイを実現することをねらいとしている。 今年度は、柔らかいアクチュエータと電気回路が同時にプラスティック・フィルム上に集積可能であることを世界に先駆けて示し、有機トランジスタで超薄型の点字ディスプレイを試作して、その動作原理実験に成功した。点字ディスプレイのプロトタイプは、実効表示面積が4x4平方センチメートル、1文字は合計6点(2x3)からなり、全部で24文字分の点字で構成される。有機トランジスタは、ポリエチレンナフタレート(PEN)もしくはポリイミドといったプラスティック・フィルムの上に製造されている。表示部の厚みは1mm、重さは5gである。 有機トランジスタ駆動回路の軽量性、可とう性、耐衝撃性を利用して、携帯性に優れる点字ディスプレイを実現し、目の不自由な方が電車で単庫本を広げて読むように手軽に読書ができる技術として供することをねらいとする。


• 次世代ウエアラブルコンピュータのための知覚認識モバイルプロセッサの垂直統合研究

  吉本 雅彦

  科学研究費補助金／基盤研究(A), 2006年

  競争的資金


• 階層間協調設計による無線センサネットワークのための省電力通信プロトコルの開発

  太田 能

  科学研究費補助金／基盤研究(C), 2006年

  競争的資金


• 物理的再構成可能なＳiＰを実現する電源と信号のミクロン距離無線伝送

  川口 博

  科学研究費補助金／若手研究(B), 2005年, 研究代表者

  競争的資金

• 低電圧動作キャッシュメモリ

  吉本 雅彦, 川口 博, 中田 洋平, 奥村 俊介, 鄭 晋旭

  特願2012-267445, 2012年12月06日, 大学長, 特許6024897, 2016年10月21日

  特許権


• 半導体メモリおよびプログラム（韓国）

  吉本 雅彦, 川口 博, 藤原 英弘, 奥村 俊介

  10-2010-7016180, 2009年01月07日, ＴＬＯ, 10-1569540, 2015年11月10日

  特許権


• メモリセルアレイを用いたＩＤチップ

  吉本 雅彦, 川口 博, 奥村 俊介

  特願2010-219910, 2010年09月29日, 大学長, 特許5499365, 2014年03月20日

  特許権


• データ一括比較処理回路、データ一括比較処理方法およびデータ一括比較プログラム

  吉本 雅彦, 川口 博, 奥村 俊介

  特願2010-219902, 2010年09月29日, 大学長, 特許5488920, 2014年03月07日

  特許権


• キャッシュメモリとそのモード切替方法

  吉本 雅彦, 川口 博, 中田 洋平

  特願2009-189603, 2009年08月18日, 大学長, 特許5397843, 2013年11月01日

  特許権


• 共有キャッシュメモリとそのキャッシュ間のデータ転送方法

  吉本 雅彦, 川口 博, 藤原 英弘, 奥村 俊介

  特願2009-082997, 2009年03月30日, 大学長, 特許5311309, 2013年07月12日

  特許権


• 半導体メモリのハーフセレクト防止セル配置

  吉本 雅彦, 川口 博, 藤原 英弘, 奥村 俊介

  特願2009-000012, 2009年01月04日, 大学長, 特許5298373, 2013年06月28日

  特許権


• 画像処理用メモリ

  吉本 雅彦, 川口 博, 宮越 純一, 村地勇一郎

  特願2007-298743, 2007年11月18日, 大学長, 特許5261694, 2013年05月10日

  特許権


• 半導体メモリのメモリセル間のデータコピー方法

  吉本 雅彦, 川口 博, 藤原 英弘, 奥村 俊介

  特願2009-082996, 2009年03月30日, 大学長, 特許5256534, 2013年05月02日

  特許権


• 半導体メモリおよびプログラム

  吉本 雅彦, 川口 博, 藤原 英弘, 奥村 俊介

  特願2009-548936, 2009年01月07日, ＴＬＯ, 特許5196449, 2013年02月15日

  特許権


• 不良メモリセルの予知診断アーキテクチャーと予知診断方法

  吉本 雅彦, 川口 博, 藤原 英弘, 奥村 俊介

  特願2009-082998, 2009年03月30日, 大学長, 特許5187852, 2013年02月01日

  特許権


• 半導体記憶装置

  吉本 雅彦, 川口 博, 藤原 英弘, 森田 泰弘

  特願2006-061644, 2006年03月07日, ＴＬＯ, 特許5119489, 2012年11月02日

  特許権


• 半導体メモリおよびプログラム SEMICONDUCTOR MEMORY AND PROGRAM

  吉本 雅彦, 川口 博, 藤原 英弘, 奥村 俊介

  US12,809,684, 2009年01月07日, ＴＬＯ, 8,238,140, 2012年08月07日

  特許権


• 画像処理装置

  吉本 雅彦, 川口 博, 宮越 純一, 村地 勇一郎, 濱本 真生, 飯沼 隆弘, 石原 朋和

  特願2007-298142, 2007年11月16日, 大学長, 特許5020029, 2012年06月22日

  特許権


• センサネットワークにおける無線トランシーバー用電圧増幅器

  吉本 雅彦, 太田 能, 川口 博, 三上 真司

  特願2007-035223, 2007年02月15日, 大学長, 特許5019362, 2012年06月22日

  特許権


• センサネットワークシステム及びメディアアクセス制御方法

  吉本 雅彦, 太田 能, 川口 博, 一圓 真澄

  特願2006-279761, 2006年10月13日, 大学長, 特許4919204, 2012年02月10日

  特許権


• データ送信スケジューリング方法およびそれを用いたセンサネットワークシステム

  吉本 雅彦, 川口 博, 太田 能, 三上 真司

  特願2006-279760, 2006年10月13日, 大学長, 特許4863069, 2011年11月18日

  特許権