研究活動情報

• 2017年09月 東京大学VDEC, 平成29年度VDECデザイナーズフォーラム, 優秀賞, 超低消費電力32-kHzリアルタイムクロック生成回路

  浅野 大樹, 廣瀬 哲也, 椿 啓志, 三好 太朗, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  国内学会・会議・シンポジウム等の賞


• 2017年09月 IEEE SSCS Japan Chapter, IEEE SSCS Japan Chapter VDEC Design Award, 超低消費電力32-kHzリアルタイムクロック生成回路

  浅野 大樹, 廣瀬 哲也, 椿 啓志, 三好 太朗, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  国内学会・会議・シンポジウム等の賞


• 2017年05月 IEEE SSCS Japan Chapter, IEEE SSCS Japan Chapter Academic Research Award, リアルタイムクロックに向けた電流比較型超低電力フルオンチップRC発振器

  浅野 大樹, 廣瀬 哲也, 椿 啓志, 三好 太朗, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  国内学会・会議・シンポジウム等の賞


• 2016年08月 平成28年度 VDECデザイ ナーズフォーラム, 優秀賞, 1マイクロ秒以内の高速起動を特徴とする高精度32-MHz弛張発振器

  浅野 大樹, 廣瀬 哲也, 三好 太朗, 椿 啓志, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  国内学会・会議・シンポジウム等の賞


• 2016年06月 14th IEEE International NEWCAS Conference, Best Student Paper Award, A fully integrated, 1-us start-up time, 32-MHz relaxation oscillator for low-power intermittent systems

  ASANO Hiroki, HIROSE Tetsuya, MIYOSHI Taro, TSUBAKI Keishi, OZAKI Toshihiro, KUROKI Nobutaka, NUMA Masahiro

  国際学会・会議・シンポジウム等の賞


• 2016年05月 電子情報通信学会集積回路研究専門委員会, IEEE SSCS Japan Chapter Academic Research Award, 間欠動作型VLSIシステムに向けた高速起動可能な32-MHzフルオンチップ弛張発振器

  浅野 大樹, 廣瀬 哲也, 三好 太朗, 椿 啓志, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  国内学会・会議・シンポジウム等の賞

• Lightweight monocular depth estimation network using separable convolution

  K. Numata, N. Kuroki, and M. Numa

  2024年03月, The 25th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2024), 187 - 192, 英語

  [査読有り]


• An error diagnosis technique based on location variable simulation employing dedicated multiplicity-limiter function and ordering for input patterns

  H. Tsuyama, N. Kuroki, and M. Numa

  2024年03月, The 25th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2024), 125 - 130, 英語

  [査読有り]


• A CNN network suitable for fpga implementation in surveillance camera systems

  S. Ishikawa, N. Kuroki, and M. Numa

  2024年03月, The 25th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2024), 95 - 100, 英語

  [査読有り]


• Technology Remapping Approach Using Multi-Gate Reconfigurable Cells for Post-Mask Functional ECO.

  Tomohiro Nishiguchi, Nobutaka Kuroki, Masahiro Numa

  2024年, IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 107(3) (3), 592 - 599

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Switched-capacitor voltage buck converter with variable step-down and switching frequency controllers for low-power and high-efficiency IoT devices

  Ryo Matsuzuka, Shuto Kanzaki, Kaori Matsumoto, Nobutaka Kuroki, Masahiro Numa, Daisuke Kanemoto, Tetsuya Hirose

  Abstract This paper proposes a switched-capacitor voltage buck converter (SC-VBC) with variable step-down controller (VSC) and switching frequency controller (SFC). The VSC and SFC change the step-down ratio and switching frequency of the SC-VBC in accordance with the input voltage and load current, respectively, enabling the converter to operate efficiently with a wide-ranging input voltage and load current. Measurements of a prototype chip demonstrated that our SC-VBC achieved a wide input voltage range and high efficiency of 1.3 – 2.6 V and 69%, respectively.

  IOP Publishing, 2023年02月, Japanese Journal of Applied Physics

  研究論文（学術雑誌）


• Fully-integrated switched-capacitor voltage boost converter with digital maximum power point tracking for low-voltage energy harvesting

  Kaori Matsumoto, Ryuki Ikeda, Hikaru Sebe, Nobutaka Kuroki, Masahiro Numa, Daisuke Kanemoto, Tetsuya Hirose

  Abstract This paper proposes a fully-integrated switched-capacitor (SC) voltage boost converter (VBC) with a digital maximum power point tracking (MPPT) control circuit for low-voltage and low-power energy harvesting. The proposed digital MPPT control circuit converts analog voltage information of a PV cell into digital values and extracts the maximum power regardless of the harvester conditions and load current. Measurement results demonstrated that our proposed circuit can track the maximum power point of a PV cell successfully. The maximum voltage conversion ratio of our circuit was 5.6. The proposed power management system (PMS) generated a 2.58-V output voltage from a 0.46-V input voltage. The maximum power conversion efficiency was 63.6%.

  IOP Publishing, 2023年01月, Japanese Journal of Applied Physics, 62(SC) (SC), SC1071 - SC1071

  研究論文（学術雑誌）


• An error diagnosis technique based on location variable simulation employing implicit representation of error location sets

  H. Tsuyama, A. Masamori, N. Kuroki, and M. Numa

  2022年10月, The 24th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2022), 127 - 132, 英語

  [査読有り]


• On technology remapping approach using multi-gate functionality of reconfigurable cells for post-mask ECO

  T. Nishiguchi, N. Kuroki, and M. Numa

  2022年10月, The 24th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2022), 115 - 120, 英語

  [査読有り]


• Fully integrated switched-capacitor buck converter with variable ratio and frequency controllers for ultra-low power LSI systems

  R. Matsuzuka, S. Kanzaki, K. Matsumoto, N. Kuroki, M. Numa, D. Kanemoto, and T. Hirose

  2022年09月, The 2022 International Conference on Solid State Devices and Materials (SSDM 2022), 798 - 799, 英語

  [査読有り]


• Parallel and cascaded connections of multi-scale convolutional neural networks for reconstruction-based anomaly detection

  S. Terasaki, N. Kuroki, and M. Numa

  2022年03月, 2020 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2020), 2AM1-2-1, 英語

  [査読有り]


• Automated Fish Bone Detection in X‐Ray Images with Convolutional Neural Network and Synthetic Image Generation

  Kazuya Urazoe, Nobutaka Kuroki, Akihiro Maenaka, Hironori Tsutsumi, Mizuki Iwabuchi, Kosuke Fuchuya, Tetsuya Hirose, Masahiro Numa

  Wiley, 2021年11月, IEEJ Transactions on Electrical and Electronic Engineering, 16(11) (11), 1510 - 1517

  研究論文（学術雑誌）


• Adaptive ordering of EPI-groups to extract error location sets based on ZDD for error diagnosis

  H. Nakano, S. Hojo, A. Masamori, N. Kuroki, T. Hirose, and M. Numa

  2021年03月, The 23rd Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2021), 142 - 147, 英語

  [査読有り]


• Six-Valued Simulation Based on Adaptive Ordering of Input Patterns for Error Diagnosis

  A. Masamori, H. Nakano, N. Kuroki, T. Hirose, and M. Numa

  2021年03月, The 23rd Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2021), 98 - 103, 英語

  [査読有り]


• A 35-mV supply ring oscillator consisting of stacked body bias inverters for extremely low-voltage LSIs

  Masaya Nishi, Kaori Matsumoto, Nobutaka Kuroki, Masahiro Numa, Hikaru Sebe, Ryo Matsuzuka, Osamu Maida, Daisuke Kanemoto, Tetsuya Hirose

  Institute of Electronics, Information and Communications Engineers (IEICE), 2021年03月, IEICE Electronics Express, 18(6) (6), 20210065 - 20210065

  研究論文（学術雑誌）


• Super-resolution method for remote sensing images with adaptive selection of convolutional neural networks based on frequency analysis

  S. Terasaki, N. Kuroki, and M. Numa

  2021年03月, 2021 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 20201, 1AM2-2-3, 英語

  [査読有り]


• Multi-Category Image Super-Resolution with Convolutional Neural Network and Multi-Task Learning

  Kazuya URAZOE, Nobutaka KUROKI, Yu KATO, Shinya OHTANI, Tetsuya HIROSE, Masahiro NUMA

  Institute of Electronics, Information and Communications Engineers (IEICE), 2021年01月, IEICE Transactions on Information and Systems, E104.D(1) (1), 183 - 193

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Combination of Convolutional Neural Network Architecture and its Learning Method for Rotation‐Invariant Handwritten Digit Recognition

  Kazuya Urazoe, Nobutaka Kuroki, Tetsuya Hirose, Masahiro Numa

  Wiley, 2021年01月, IEEJ Transactions on Electrical and Electronic Engineering, 16(1) (1), 161 - 163

  研究論文（学術雑誌）


• Detecting tampered region in video using LSTM and U‐Net

  Kunihiko Taya, Nobutaka Kuroki, Naoto Takeda, Tetsuya Hirose, Masahiro Numa

  Abstract In the world today, we can always shoot digital videos with smartphones and share them with family or friends after editing them. It is necessary to check whether these videos have been tampered with to use them as forensic evidence in criminal investigations. This paper proposes a method for detecting tampered regions in a video where a specific subject is removed from a scene. In the proposed method, we use LSTM for the time domain analysis and UNet for the space domain analysis. The detection accuracy achieved 0.98 in terms of F‐measure, even though tampered the region was deformed or moved in the video. The experimental results show superior performance in the detection of tampered regions in digital videos.

  Wiley, 2020年08月, Electronics and Communications in Japan, 103(10) (10), 15 - 25

  研究論文（学術雑誌）


• Improvement of Luminance Isotropy for Convolutional Neural Networks-Based Image Super-Resolution

  URAZOE Kazuya, KUROKI Nobutaka, KATO Yu, OHTANI Shinya, HIROSE Tetsuya, NUMA Masahiro

  Convolutional neural network (CNN)-based image super-resolutions are widely used as a high-quality image-enhancement technique. However, in general, they show little to no luminance isotropy. Thus, we propose two methods, "Luminance Inversion Training (LIT)" and "Luminance Inversion Averaging (LIA)," to improve the luminance isotropy of CNN-based image super-resolutions. Experimental results of 2× image magnification show that the average peak signal-to-noise ratio (PSNR) using Luminance Inversion Averaging is about 0.15-0.20dB higher than that for the conventional super-resolution.

  Institute of Electronics, Information and Communication Engineers(IEICE), 2020年07月, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, 103(7) (7), 955 - 958, 英語


• Detecting tampered regions in JPEG images via CNN

  Kunihiko Taya, Nobutaka Kuroki, Naoto Takeda, Tetsuya Hirose, Masahiro Numa

  IEEE, 2020年06月, 2020 18th IEEE International New Circuits and Systems Conference (NEWCAS)

  研究論文（国際会議プロシーディングス）


• 複数の伝搬経路を持つ畳み込みニューラルネットワークによる超解像

  浦添 和哉, 黒木 修隆, 加藤 裕, 大谷 真也, 廣瀬 哲也, 沼 昌宏

  This paper proposes an image super-resolution using convolutional neural networks (CNN_S) with multiple paths.

  After SRCNN was proposed by C. Dong et al., CNN-based super resolutions are getting larger and deeper. They do not work quickly without accelerators such as GPU any more. For practical use, however, we need to design CNNs with less internal parameters and low computational costs for convolution operation.

  The proposed CNN architecture consists of multiple paths with different depth. While a shallow path generates low frequency components, a deep path generates high frequency ones. Finally, they are synthesized at the last layer. This architecture can reduce the number of parameters relative to its performance.

  Experimental results have shown that the average processing time for the proposed CNN was only 25% of the conventional MCH while keeping high image qualities.

  一般社団法人 電気学会, 2020年06月, 電気学会論文誌Ｃ（電子・情報・システム部門誌）, 140(6) (6), 638 - 650, 日本語


• A 34-mV Startup Ring Oscillator Using Stacked Body Bias Inverters for Extremely Low-Voltage Thermoelectric Energy Harvesting

  Masaya Nishi, Kaori Matsumoto, Nobutaka Kuroki, Masahiro Numa, Hikaru Sebe, Ryo Matsuzuka, Osamu Maida, Daisuke Kanemoto, Tetsuya Hirose

  IEEE, 2020年06月, 2020 18th IEEE International New Circuits and Systems Conference (NEWCAS)

  研究論文（国際会議プロシーディングス）


• An 11.8 nA ultra-low power active diode using a hysteresis common gate comparator for low-power energy harvesting systems

  Kaori Matsumoto, Hiroki Asano, Yuichiro Nakazawa, Nobutaka Kuroki, Masahiro Numa, Osamu Maida, Daisuke Kanemoto, Tetsuya Hirose

  2020年06月, IEICE ELECTRONICS EXPRESS, 17(11) (11), 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• LSTMおよびU-Netを用いた時空間解析による動画改ざん領域の検出

  多谷 邦彦, 黒木 修隆, 竹田 直人, 廣瀬 哲也, 沼 昌宏

  2020年04月, 電気学会論文誌Ｃ（電子・情報・システム部門誌）, 140(4) (4), 476 - 483, 日本語

  研究論文（学術雑誌）


• Rotation invariant-digits recognition with single convolutional neural networks

  K. Urazoe, N. Kuroki, T. Hirose, M. Numa

  2020年02月, 2020 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2020), 618 - 621, 英語

  [査読有り]


• CNN-based Segmentationand Recognition of Traffic Signs with Parameter Regions

  T.Haraguchi, N. Kuroki, T. Hirose, M. Numa

  2020年02月, 2020 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2020), 377 - 380, 英語

  [査読有り]


• Sub-0.1V Input, Low-Voltage CMOS driver circuit for multi-stage switched capacitor voltage boost converter

  Masaya Nishi, Yuichiro Nakazawa, Kaori Matsumoto, Nobutaka Kuroki, Masahiro Numa, Ryo Matsuzuka, Osamu Maida, Daisuke Kanemoto, Tetsuya Hirose

  2019年11月, 2019 26th IEEE International Conference on Electronics, Circuits and Systems, ICECS 2019, 530 - 533, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An error diagnosis technique using ZDD to extract error location sets

  H. Nakano, S. Ohmura, N. Kuroki, T. Hirose, M. Numa

  2019年10月, The 22nd Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2019), 262 - 267, 英語

  [査読有り]


• Incremental approaches for locating design errors: averaging epi-groups and generating additional input patterns

  S. Ohmura, H. Nakano, N. Kuroki, T. Hirose, M. Numa

  2019年10月, The 22nd Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2019), 244 - 249, 英語

  [査読有り]


• A global placement method for RECON spare cells in ECO-friendly design style

  J. Akashi, S. Hojo, N. Kuroki, T. Hirose, M. Numa

  2019年10月, The 22nd Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2019), 158 - 163, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 4ch CNN hardware architecture for image super-resolution

  K. Suzuki, K. Mori, N. Kuroki, T. Hirose, M. Numa

  2019年10月, The 22nd Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2019), 46 - 50, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An ultra-low power active diode using a hysteresis common gate comparator for low-voltage and low-power energy harvesting systems

  Kaori Matsumoto, Tetsuya Hirose, Hiroki Asano, Yuto Tsuji, Yuichiro Nakazawa, Nobutaka Kuroki, Masahiro Numa

  The Institute of Electrical and Electronics Engineers, 2019年02月, IEEE/IFIP International Conference on VLSI and System-on-Chip, VLSI-SoC, 2018-October, 196 - 200, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Switched-Capacitor Voltage Buck Converter with Step-Down-Ratio and Clock-Frequency Controllers for Ultra-Low-Power IoT Devices

  Shuto Kanzaki, Tetsuya Hirose, Hiroki Asano, Yuichiro Nakazawa, Nobutaka Kuroki, Masahiro Numa

  The Institute of Electrical and Electronics Engineers, 2019年01月, 2018 25th IEEE International Conference on Electronics Circuits and Systems, ICECS 2018, 209 - 212, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An Area-Efficient Resistor-less On-Chip Frequency Reference for Ultra-Low Power Real-Time Clock Application

  Hiroki Asano, Tetsuya Hirose, Toshihiro Ozaki, Nobutaka Kuroki, Masahiro Numa

  Institute of Electrical Engineers of Japan, 2018年11月, IEEJ Transactions on Electrical and Electronic Engineering, 13(11) (11), 1633 - 1641, 英語

  [査読有り]

  研究論文（学術雑誌）


• A fully integrated, wide-load-range, high-power-conversion-efficiency switched capacitor DC-DC converter with adaptive bias comparator for ultra-low-power power management integrated circuit

  Hiroki Asano, Tetsuya Hirose, Yuta Kojima, Nobutaka Kuroki, Masahiro Numa

  The Japan Society of Applied Physics, 2018年04月, Japanese Journal of Applied Physics, 57(4) (4), 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Analytical Study of Multi-stage Switched-Capacitor Voltage Boost Converter for Ultra-low Voltage Energy Harvesting

  Yuichiro Nakazawa, Tetsuya Hirose, Toshihiro Ozaki, Yuto Tsuji, Shuto Kanzaki, Hiroki Asano, Nobutaka Kuroki, Masahiro Numa

  The Institute of Electrical and Electronics Engineers, 2018年04月, Proceedings - IEEE International Symposium on Circuits and Systems, 2018-May, 1 - 5, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Sub-1-mu s Start-Up Time, Fully-Integrated 32-MHz Relaxation Oscillator for Low-Power Intermittent Systems

  Hiroki Asano, Tetsuya Hirose, Taro Miyoshi, Keishi Tsubaki, Toshihiro Ozaki, Nobutaka Kuroki, Masahiro Numa

  2018年03月, IEICE TRANSACTIONS ON ELECTRONICS, E101C(3) (3), 161 - 169, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A sub-1-us Start-up time, fully-integrated 32-MHz relaxation oscillator for low-power intermittent systems

  ASANO Hiroki, HIROSE Tetsuya, MIYOSHI Taro, TSUBAKI Keishi, OZAKI Toshihiro, KUROKI Nobutaka, NUMA Masahiro

  The Institute of Electronics, Information and Communication Engineers, 2018年03月, IEICE Transactions on Electronics, E101C(3) (3), 161 - 169, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• An error diagnosis technique based on unsatisfiable cores to extract error locations sets

  TAKEZAKI Ayano, OHMURA Syogo, KATAYAMA Naoki, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  SASIMI Workshop, 2018年03月, Proceedings of the 21st workshop on synthesis and system integration of mixed information technologies, 81 - 86, 英語

  [査読有り]

  研究論文（学術雑誌）


• An ultra-low-power supercapacitor voltage monitoring system for low-voltage energy harvesting

  Takanori Sato, Tetsuya Hirose, Hiroki Asano, Nobutaka Kuroki, Masahiro Numa

  The Institute of Electrical and Electronics Engineers, 2018年02月, ICECS 2017 - 24th IEEE International Conference on Electronics, Circuits and Systems, 2018-January, 498 - 501, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 0.1-0.6 V input range voltage boost converter with low-leakage driver for low-voltage energy harvesting

  Yuto Tsuji, Tetsuya Hirose, Toshihiro Ozaki, Hiroki Asano, Nobutaka Kuroki, Masahiro Numa

  The Institute of Electrical and Electronics Engineers, 2018年02月, ICECS 2017 - 24th IEEE International Conference on Electronics, Circuits and Systems, 2018-January, 502 - 505, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Analytical Study of Multi-stage Switched-Capacitor Voltage Boost Converter for Ultra-low Voltage Energy Harvesting

  Yuichiro Nakazawa, Tetsuya Hirose, Toshihiro Ozaki, Yuto Tsuji, Shuto Kanzaki, Hiroki Asano, Nobutaka Kuroki, Masahiro Numa

  2018年, 2018 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 水平・垂直畳み込みニューラルネットワークを用いた超解像

  加藤 裕, 大谷 真也, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電気学会, 2018年, 電気学会論文誌C（電子・情報・システム部門誌）, 138(7) (7), 957 - 963, 日本語

  [査読有り]

  研究論文（学術雑誌）


• An area-efficient, 0.022-mm2, fully integrated resistor-less relaxation oscillator for ultra-low power real-time clock applications

  H. Asano, T. Hirose, T. Ozaki, N. Kuroki, M. Numa

  The Institute of Electrical and Electronics Engineers, 2017年09月, Proceedings - IEEE International Symposium on Circuits and Systems, 477 - 480, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A wide load range switched capacitor DC-DC converter with adaptive bias comparator for ultra-low-power power management integrated circuit

  ASANO Hiroki, HIROSE Tetsuya, KOJIMA Yuta, KUROKI Nobutaka, NUMA Masahiro

  The Japan Society of Applied Physics, 2017年09月, Extended abstract of the 2017 international conference on solid state devices and materials, 511 - 512, 英語

  [査読有り]

  研究論文（学術雑誌）


• An 80-mV-to-1.8-V Conversion-Range Low-Energy Level Shifter for Extremely Low-Voltage VLSIs

  Ryo Matsuzuka, Tetsuya Hirose, Yuzuru Shizuku, Kyohei Shinonaga, Nobutaka Kuroki, Masahiro Numa

  2017年08月, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, 64(8) (8), 2026 - 2035, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Ultralow-quiescent-current and wide-load-range low-dropout linear regulator with self-biasing technique for micropower battery management

  Toshihiro Ozaki, Tetsuya Hirose, Hiroki Asano, Nobutaka Kuroki, Masahiro Numa

  2017年04月, Japanese Journal of Applied Physics, 56(4) (4), 04CF11, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Segmentation and colorization of grayscale image using convolutional neural network

  ARASHI Yuto, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  2017年03月, Proceedings of the 2017 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2017), 1PM2 - 3-3, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Restoring defocus images with Wiener filter and convolutional neural network

  NOHARA Hiroshi, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  2017年03月, Proceedings of the 2017 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2017), 1AM2 - 1-4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A study on point cloud registration with SIFT features

  YAMAGUCHI Yudai, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  2017年03月, Proceedings of the 2017 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2017), 3AM2 - 3-5, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Multi-channel convolutional neural networks for image super-resolution

  OHTANI Shinya, KATO Yu, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  2017年02月, IEICE Transactions on Information and Systems, E100A(2) (2), 572 - 580, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Multi-Channel Convolutional Neural Networks for Image Super-Resolution

  Shinya Ohtani, Yu Kato, Nobutaka Kuroki, Tetsuya Hirose, Masahiro Numa

  2017年02月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E100A(2) (2), 572 - 580, 英語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• Sub-1-µs start-up time, 32-MHz relaxation oscillator for low-power intermittent VLSI systems

  ASANO Hiroki, HIROSE Tetsuya, MIYOSHI Taro, TSUBAKI Keishi, OZAKI Toshihiro, KUROKI Nobutaka, NUMA Masahiro

  2017年, The 22th Asia and South Pacific Design Automation Conference (ASP-DAC), 35 - 36, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Impedance Matching in Magnetic-Coupling-Resonance Wireless Power Transfer for Small Implantable Devices

  Sota Masuda, Tetsuya Hirose, Yuki Akihara, Nobutaka Kuroki, Masahiro Numa, Masanori Hashimoto

  2017年, 2017 IEEE WIRELESS POWER TRANSFER CONFERENCE (WPTC 2017), 1 - 4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A highly efficient switched-capacitor voltage boost converter with nano-watt MPPT controller for low-voltage energy harvesting

  OZAKI Toshihiro, HIROSE Tetsuya, NAGAI Takahiro, TSUBAKI Keishi, KUROKI Nobutaka, NUMA Masahiro

  2016年12月, IEICE Transactions on Fundamentals of Electronics, Communications and Computer, E99A(12) (12), 2491 - 2499, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Highly Efficient Switched-Capacitor Voltage Boost Converter with Nano-Watt MPPT Controller for Low-Voltage Energy Harvesting

  Toshihiro Ozaki, Tetsuya Hirose, Takahiro Nagai, Keishi Tsubaki, Nobutaka Kuroki, Masahiro Numa

  2016年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E99A(12) (12), 2491 - 2499, 英語

  [査読有り]

  研究論文（学術雑誌）


• On component ratio of RECON spare cells for ECO-friendly design style

  SAWAI Takeshi, TAKEZAKI Ayano, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2016年10月, Proceedings of the 20th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016), 205 - 210, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Fully-Integrated High-Conversion-Ratio Dual-Output Voltage Boost Converter With MPPT for Low-Voltage Energy Harvesting

  Toshihiro Ozaki, Tetsuya Hirose, Hiroki Asano, Nobutaka Kuroki, Masahiro Numa

  2016年10月, IEEE JOURNAL OF SOLID-STATE CIRCUITS, 51(10) (10), 2398 - 2407, 英語

  [査読有り]

  研究論文（学術雑誌）


• An error diagnosis technique based on averaged EPI values to extract error locations sets

  TAKEZAKI Ayano, SAWAI Takeshi, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2016年10月, Proceedings of the 20th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016), 317 - 322, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A hardware architecture to perform K-means clustering for learning-based super-resolution combining self-learning and prior-learning dictionaries

  MURATA Daichi, KIRIYAMA Ayumi, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2016年10月, Proceedings of the 20th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016), 268 - 273, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A self-biased low-dropout linear regulator for ultra-low power battery management

  OZAKI Toshihiro, HIROSE Tetsuya, ASANO Hiroki, KUROKI Nobutaka, NUMA Masahiro

  2016年09月, Extended abstract of the 2016 International Conference on Solid State Devices and Materials (SSDM 2016), 463 - 464, 英語

  [査読有り]

  研究論文（その他学術会議資料等）


• 4出力の畳み込みニューラルネットワークを用いた超解像

  加藤 裕, 大谷 真也, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  2016年09月, 第15回情報科学技術フォーラム（FIT2016）講演論文集, RI - 005, 日本語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• 極低入力電圧を昇圧するチャージポンプ回路の設計

  辻 佑斗, 廣瀬 哲也, 尾崎 年洋, 浅野 大樹, 小國 一道, 黒木 修隆, 沼 昌宏

  [電子情報通信学会], 2016年05月, 第29回 回路とシステムワークショップ論文集, 29, 301 - 306, 日本語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• 4並列の畳み込みニューラルネットワークを用いた超解像

  大谷 真也, 加藤 裕, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  2016年05月, 電子情報通信学会論文誌, J99-D(5) (5), 588 - 593, 日本語

  [査読有り]

  研究論文（学術雑誌）


• Locally weighted averaging for denoising of medical tomographic images

  KATO Yu, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  This paper proposes an effective noise reduction approach for retinal tomography. Tomographic images include many speckle and impulse noises. The conventional approach removes them by averaging ten or more continuous shots in a second. However, the averaging often causes a blur or disappearance of the diseased part because patient's eyeball moves in three dimensions during the continuous shooting. This paper proposes a new approach based on locally weighted averaging to reduce noise while being diagnosed. Results of the comparative experiments have shown that the proposed approach can hold the feature of the diagnosis part, while the conventional approach loses it.

  信号処理学会, 2016年04月, Journal of Signal Processing, 20(4) (4), 217 - 220, 英語

  [査読有り]

  研究論文（学術雑誌）


• Three dimensional NL-Means method for denoising continuous shooting photography

  KOBORI Hirokazu, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  Research institute of signal processing japan, 2016年03月, RISP international workshop on nonlinear circuits, 570 - 573, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Noise reduction for medical tomographic images based on locally weighted averaging

  KATO Yu, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  Research institute of signal processing japan, 2016年03月, RISP international workshop on nonlinear circuits, 566 - 569, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Crack extraction from noisy images with fractal dimension analysis

  HANAKI Ryo, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  Research institute of signal processing japan, 2016年03月, RISP international workshop on nonlinear circuits, 423 - 426, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Anomalous behavior detection in videos based on deformable part models

  SUGIMOTO Tamotsu, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  Research institute of signal processing japan, 2016年03月, RISP international workshop on nonlinear circuits, 419 - 422, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A fully on-chip 3-terminal switched-capacitor DC-DC converter for low-voltage CMOS LSIs

  KOJIMA Yuta, HIROSE Tetsuya, TSUBAKI Keishi, OZAKI Toshihiro, ASANO Hiroki, KUROKI Nobutaka, NUMA Masahiro

  In this paper, we present a fully on-chip switched-capacitor DC–DC converter for low-voltage CMOS LSIs. The converter has three terminals of input, ground, and output, by developing control circuits with fully on-chip configuration. We employ an ultra low-power nanoampere bias current and voltage reference circuit to achieve ultra low-power dissipation of control circuits. It enables us to realize a highly efficient power conversion circuit at light-load-current applications. The converter achieves highly efficient and robust voltage conversion using a pulse frequency modulation control circuit and a start-up/fail-safe circuit. Measurement results demonstrated that the converter can convert a 3.0 V input into 1.2 V output successfully. The start-up and fail-safe operations were confirmed through the measurement. The efficiency was more than 50% in the range of 2–6 µA load current.

  The japan society of applied physics, 2016年03月, Japanese journal of applied phisycs, 55(4s) (4s), 04EF09 - 1-04EF09-5, 英語

  [査読有り]

  研究論文（学術雑誌）


• Image Super-Resolution with Multi-Channel Convolutional Neural Networks

  Yu Kato, Shinya Ohtani, Nobutaka Kuroki, Tetsuya Hirose, Masahiro Numa

  2016年, 2016 14TH IEEE INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS), 1 - 4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Fully Integrated, 1-mu s Start-up Time, 32-MHz Relaxation Oscillator for Low-Power Intermittent Systems

  H. Asano, T. Hirose, T. Miyoshi, K. Tsubaki, T. Ozaki, N. Kuroki, M. Numa

  2016年, 2016 14TH IEEE INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS), 1 - 4, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 1.66-nW/kHz, 32.7-kHz, 99.5ppm\/℃, fully integrated current-mode RC oscillator for real-time clock applications with PVT stability

  ASANO Hiroki, HIROSE Tetsuya, TSUBAKI Keishi, MIYOSHI Taro, OZAKI Toshihiro, KUROKI Nobutaka, NUMA Masahiro

  2016年, Proceedings of the European Solid-State Circuits Conference (ESSCIRC), 149 - 152, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Highly-Efficient Power Transmitter Coil Design for Small Wireless Sensor Nodes

  Souta Masuda, Tetsuya Hirose, Yuki Akihara, Nobutaka Kuroki, Masahiro Numa, Masanori Hashimoto

  2016年, 2016 INTERNATIONAL SYMPOSIUM ON ANTENNAS AND PROPAGATION (ISAP), 512 - 513, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Analytical Study of Rectifier Circuit for Wireless Power Transfer Systems

  Yuki Akihara, Tetsuya Hirose, Sota Masuda, Nobutaka Kuroki, Masahiro Numa, Masanori Hashimoto

  2016年, 2016 INTERNATIONAL SYMPOSIUM ON ANTENNAS AND PROPAGATION (ISAP), 338 - 339, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 0.38-mu W Stand-by Power, 50-nA-to-1-mA Load Current Range DC-DC Converter with Self-Biased Linear Regulator for Ultra-Low Power Battery Management

  Toshihiro Ozaki, Tetsuya Hirose, Hiroki Asano, Nobutaka Kuroki, Masahiro Numa

  2016年, 2016 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 225 - 228, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Fully Integrated, 1-mu s Start-up Time, 32-MHz Relaxation Oscillator for Low-Power Intermittent Systems

  H. Asano, T. Hirose, T. Miyoshi, K. Tsubaki, T. Ozaki, N. Kuroki, M. Numa

  2016年, 2016 14TH IEEE INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS), 101-C(3) (3), 161 - 169, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）

  神戸大学リポジトリ（Kernel）へのリンク


• An Energy-Efficient 24T Flip-Flop Consisting of Standard CMOS Gates for Ultra-Low Power Digital VLSIs

  Yuzuru Shizuku, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa, Mitsuji Okada

  2015年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E98A(12) (12), 2600 - 2606, 英語

  [査読有り]

  研究論文（学術雑誌）


• An energy-efficient 24T flip-flop consisting of standard CMOS gates for ultra-low power digital VLSIs

  Yuzuru Shizuku, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa, Mitsuji Okada

  The institute of electronics, information and communication engineers (IEEE), 2015年12月, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E98A(12) (12), 2600 - 2606, 英語

  [査読有り]

  研究論文（学術雑誌）


• A wireless power transfer system for small-sized sensor applications

  AKIHARA Yuki, HIROSE Tetsuya, TANAKA Yuki, KUROKI Nobutaka, NUMA Masahiro, HASHIMOTO Masanori

  The japan society of applied physics, 2015年09月, Extended abstract of the 2015 international conference on solid state devices and materials, 154 - 155, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A fully on-chip 3-terminal switched-capacitor DC-DC converter with startup/fail-safe circuit

  KOJIMA Yuta, HIROSE Tetsuya, TSUBAKI Keishi, OZAKI Toshihiro, ASANO Hiroki, KUROKI Nobutaka, NUMA Masahiro

  The japan society of applied physics, 2015年09月, Extended abstract of the 2015 international conference on solid state devices and materials, 158 - 159, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 適応バイアス技術を用いた超低電力・高速オペアンプの高性能化

  坪井 惇紀, 廣瀬 哲也, 尾崎 年洋, 浅野 大樹, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2015年08月, 第28回 回路とシステムワークショップ, 28, 94 - 99, 日本語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• 小型センサデバイスに向けた無線給電システムの設計

  秋原 優樹, 廣瀬 哲也, 田中 勇気, 黒木 修隆, 沼 昌宏, 橋本 昌宜

  電子情報通信学会, 2015年08月, 第28回 回路とシステムワークショップ, 258 - 263, 日本語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• 高耐圧CMOSプロセスによる超低電力・適応バイアス型シリーズレギュレータ

  佐渡 健司, 廣瀬 哲也, 椿 啓志, 尾崎 年洋, 浅野 大樹, 松本 香, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2015年08月, 第28回 回路とシステムワークショップ, 28, 264 - 269, 日本語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• 高速起動を特徴とするフルオンチップ32 MHz弛張発振回路

  三好 太朗, 廣瀬 哲也, 椿 啓志, 浅野 大樹, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2015年08月, 第28回 回路とシステムワークショップ, 28, 70 - 75, 日本語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• スイッチトキャパシタ回路を用いたオンチップ電源回路の高効率化

  小島 裕太, 廣瀬 哲也, 椿 啓志, 尾崎 年洋, 浅野 大樹, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2015年08月, 第28回 回路とシステムワークショップ, 28, 270 - 275, 日本語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• サブスレッショルド領域動作に適したスタンダードセルのサイジング手法

  篠永 恭平, 廣瀬 哲也, 雫 譲, 松塚 凌, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2015年08月, 第28回 回路とシステムワークショップ, 28, 88 - 93, 日本語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• A 0.19-V minimum input low energy level shifter for extremely low-voltage VLSIs

  Ryo Matsuzuka, Tetsuya Hirose, Yuzuru Shizuku, Nobutaka Kuroki, Masahiro Numa

  2015年07月, Proceedings - IEEE International Symposium on Circuits and Systems, 2015-July, 2948 - 2951

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 32-kHz Real-Time Clock Oscillator with On-Chip PVT Variation Compensation Circuit for Ultra-Low Power MCUs

  Keishi Tsubaki, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  2015年05月, IEICE TRANSACTIONS ON ELECTRONICS, E98C(5) (5), 446 - 453, 英語

  [査読有り]

  研究論文（学術雑誌）


• A 32-kHz real-time clock oscillator with on-chip PVT variation compensation circuit for ultra-low power MCUs

  Keishi Tsubaki, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  The institute of electronics, information and communication engineers (IEEE), 2015年05月, IEICE Transactions on Electronics, E98C(5) (5), 446 - 453, 英語

  [査読有り]

  研究論文（学術雑誌）


• Nano watt power rail-to-rail CMOS amplifier with adaptive biasing circuits for ultralow-power analog LSIs

  Toshihiro Ozaki, Tetsuya Hirose, Keishi Tsubaki, Nobutaka Kuroki, Masahiro Numa

  The Japan Society of Applied Physics (JSAP), 2015年04月, Japanese Journal of Applied Physics, 54(4) (4), 1 - 7, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 0.21-V minimum input, 73.6% maximum efficiency, fully integrated 3-terminal voltage converter with MPPT for low-voltage energy harvesters

  Toshihiro Ozaki, Tetsuya Hirose, Takahiro Nagai, Keishi Tsubaki, Nobutaka Kuroki, Masahiro Numa

  The Institute of Electrical and Electronics Engineers (IEEE), 2015年03月, 20th Asia and South Pacific Design Automation Conference, ASP-DAC 2015, 30 - 31, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Object Detection with Deformable Part Models and Deep Convolutional Neural Networks

  OHTANI Shinya, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  Research Institute of Signal Processing Japan (RISP), 2015年03月, Proceedings of 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2015), 218 - 221, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Bayer Demosaicing with Example-Based Super-Resolution

  MIYAHARA Kyousuke, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  Research Institute of Signal Processing Japan (RISP), 2015年03月, Proceedings of 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2015), 421 - 424, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Architecture of a JPEG Noise Reduction Method with Total Variation

  ONISHI Toshihito, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  Research Institute of Signal Processing Japan (RISP), 2015年03月, Proceedings of 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2015), 353 - 356, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An ECO-friendly design style based on reconfigurable cells

  KABATA Yudai, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2015年03月, Proceedings of the 19th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2015), 319 - 324, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Energy-efficient AES subbytes transformation circuit using asynchronous circuits for ultra-low voltage operation

  Yuzuru Shizuku, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa, Mitsuji Okada

  The Institute of Electronics, Information and Communication Engineers (IEICE), 2015年01月, IEICE Electronics Express, 12(4) (4), 1 - 10, 英語

  [査読有り]

  研究論文（学術雑誌）


• A 0.19-V Minimum Input Low Energy Level Shifter for Extremely Low-Voltage VLSIs

  Ryo Matsuzuka, Tetsuya Hirose, Yuzuru Shizuku, Nobutaka Kuroki, Masahiro Numa

  2015年, 2015 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS), 2948 - 2951, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Fully-Integrated, High-Conversion-Ratio and Dual-Output Voltage Boost Converter with MPPT for Low-Voltage Energy Harvesting

  Toshihiro Ozaki, Tetsuya Hirose, Hiroki Asano, Nobutaka Kuroki, Masahiro Numa

  2015年, 2015 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC), 297 - 300, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 学習型超解像による4倍拡大映像出力ハードウェアの実現と辞書探索回路の規模削減

  松塚 凌, 切山 亜弓, 道畠 昂平, 雫 譲, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  情報処理学会, 2014年09月, 情報処理学会 第13回情報科学技術フォーラム（FIT2014）, 173 - 174, 日本語

  研究論文（研究会，シンポジウム資料等）


• A Nano-Watt Power Rail-to-Rail CMOS Amplifier with Adaptive Biasing for Ultra-Low Power Analog LSIs

  OZAKI Toshihiro, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  The Japan Society of Applied Physics (JSAP), 2014年09月, Extended abstract of the 2014 International Conference on Solid State Devices and Materials (SSDM 2014), 964 - 965, 英語

  [査読有り]

  研究論文（その他学術会議資料等）


• 電力変換効率の負荷電流依存性を考慮したオンチップチャージポンプの高効率化

  浅野 大樹, 廣瀬 哲也, 椿 啓志, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2014年08月, 第27 回 回路とシステムワークショップ, 27, 25 - 30, 日本語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• 時間計測アプリケーシ ョンに向けた超低電力弛張発振回路

  椿 啓志, 廣瀬 哲也, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2014年08月, 電子情報通信学会 集積回路研究会, 99 - 104, 日本語

  研究論文（研究会，シンポジウム資料等）


• 高耐圧CMOSトランジスタによる低電力バンドギャップリファレンス回路

  松本 香, 廣瀬 哲也, 椿 啓志, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2014年08月, 第27 回 回路とシステムワークショップ, 31 - 35, 日本語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• PWM制御方式を用いた時間分解能型ADコンバータの低電力化

  小國 一道, 廣瀬 哲也, 椿 啓志, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2014年08月, 第27 回 回路とシステムワークショップ, 300 - 305, 日本語

  [査読有り]

  研究論文（研究会，シンポジウム資料等）


• A Fully On-Chip, 6.66-kHz, 320-nA, 56ppm/°C, CMOS Relaxation Oscillator with PVT Variation Compensation Circuit

  TSUBAKI Keishi, HIROSE Tetsuya, OSAKI Yuji, KUROKI Nobutaka, NUMA Masahiro

  The Institute of Electronics, Information and Communication Engineers (IEICE), 2014年06月, IEICE Transactions on Electronics, E97-C(6) (6), 512 - 518, 英語

  [査読有り]

  研究論文（学術雑誌）


• A Fully On-Chip, 6.66-kHz, 320-nA, 56ppm/°C, CMOS Relaxation Oscillator with PVT Variation Compensation Circuit

  TSUBAKI Keishi, HIROSE Tetsuya, OSAKI Yuji, KUROKI Nobutaka, NUMA Masahiro

  2014年06月, IEICE Transactions on Electronics, E97C(6) (6), 512 - 518, 英語

  [査読有り]

  研究論文（学術雑誌）


• Scene Segmentation for TV Programs Based on a Bag-of-VisualWords Model

  IJIRI Shota, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  RISP, 2014年03月, 2014 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2014), 41 - 44, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Estimation of Visual Importance Map for Image Quality Assessment

  IZUMI Naoyuki, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  RISP, 2014年03月, 2014 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2014), 501 - 504, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Scene Matching Method for TV Programs Based on Audio Features

  OURA Junki, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  RISP, 2014年03月, 2014 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2014), 361 - 364, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Architecture of Digital Zooming Function with Example-Based Hierarchical Super-Resolution

  SUGAHARA Yuki, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  RISP, 2014年03月, 2014 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2014), 301 - 304, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 24-Transistor Static Flip-Flop Consisting of NORs and Inverters for Low-Power Digital VLSIs

  Yuzuru Shizuku, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa, Mitsuji Okada

  2014年, 2014 IEEE 12TH INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS), 137 - 140, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 0.21-V Minimum Input, 73.6% Maximum Efficiency, Fully Integrated Voltage Boost Converter with MPPT for Low-Voltage Energy Harvesters

  Toshihiro Ozaki, Tetsuya Hirose, Takahiro Nagai, Keishi Tsubaki, Nobutaka Kuroki, Masahiro Numa

  2014年, PROCEEDINGS OF THE 40TH EUROPEAN SOLID-STATE CIRCUIT CONFERENCE (ESSCIRC 2014), 255 - 258, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Technology remapping based on multiple solutions for post-mask functional ECO

  KABATA Yudai, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2013年10月, 18th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2013), 253 - 258, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A technique for accelerating adaptive super resolution technique based on local features of images using GPU

  KUGAI Kento, SHIZUKU Yuzuru, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2013年10月, 18th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2013), 170 - 175, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An error diagnosis technique using QBF solver to fix LUT functions

  KATAYAMA Naoki, SAKAMOTO Hiroyuki, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2013年10月, 18th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2013), 28 - 33, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A memory-saving technique for 4K super-resolution circuit with binary tree dictionary

  KIRIYAMA Ayumi, MATSUZUKA Ryo, MICHIBATA Kouhei, KITAYAMA Takahiro, SHIZUKU Yuzuru, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2013年10月, 18th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2013), 360 - 365, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A compact and energy-efficient Muller C-element for low-voltage asynchronous CMOS digital circuits

  SHIZUKU Yuzuru, HIROSE Tetsuya, DANNO Yuya, KUROKI Nobutaka, NUMA Masahiro

  2013年10月, 18th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2013), 118 - 122, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Highlight Generation Technique for Baseball Games Based on Information Entropies

  SADAMOTO Taishi, KATAOKA Mitsuteru, KUROKI Nobutaka, HIROSE Tetsuya, NUMA Masahiro

  RISP, 2013年03月, Proceedings of 2013 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2013), 373 - 376, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 学習型超解像のための二分木辞書

  橋本 明信, 中矢 知宏, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  学習型超解像の辞書を二分木構造化する手法を提案する.本論文では,辞書内の事例探索アルゴリズムに二分木探索を用いることで,高速処理と高画質化を実現した.実験の結果,従来の探索時間のオーダをO(N)からO(2log_2N)に高速化し,PSNRを約0.6dB改善できることを確認した.

  電子情報通信学会, 2013年02月, 電子情報通信学会論文誌, J96-D(2) (2), 357 - 361, 日本語

  [査読有り]

  研究論文（学術雑誌）


• 1.2-V supply, 100-nW, 1.09-V bandgap and 0.7-V supply, 52.5-nW, 0.55-V subbandgap reference circuits for nanowatt CMOS LSIs

  Yuji Osaki, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  IEEE, 2013年, IEEE Journal of Solid-State Circuits, 48(6) (6), 1530 - 1538, 英語

  [査読有り]

  研究論文（学術雑誌）


• A 32.55-kHz, 472-nW, 120ppm/°C, fully on-chip, variation tolerant CMOS relaxation oscillator for a real-time clock application

  Keishi Tsubaki, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  2013年, European Solid-State Circuits Conference, 315 - 318, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A dynamic comparator using dynamic currents of CMOS logic gates for low-power and high-efficient offset calibration

  MASUDA Chotaro, HIROSE Tetsuya, OSAKI Yuji, KUROKI Nobutaka, NUMA Masahiro

  JSAP, 2012年09月, Extended abstract of the 2012 International Conference on Solid State Devices and Materials, 154 - 155, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Low-Power Level Shifter With Logic Error Correction for Extremely Low-Voltage Digital CMOS LSIs

  Yuji Osaki, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  2012年07月, IEEE JOURNAL OF SOLID-STATE CIRCUITS, 47(7) (7), 1776 - 1783, 英語

  [査読有り]

  研究論文（学術雑誌）


• Saving power consumption in final stage adder of multiplier by using difference in arrival times with input signals

  SHIZUKU Yuzuru, KOGURE Takeshi, FUJIOKA Tatsuya, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2012年03月, The 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012), pp. 192-196, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Reduction of glitches for low-power multipliers using 4-2 compressors based on hybrid-CMOS logic style

  SON Yang-uk, SHIZUKU Yuzuru, KOGURE Takeshi, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2012年03月, The 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012), pp. 534-538, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Reconfigurable cells for post-mask ECO

  SENZAKI Hiroto, MATSUYAMA Tomoki, WATANABE Kosuke, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2012年03月, The 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012), pp. 199-204, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Hardware architecture for real-time operation of learning-based super-resolution using binary search tree

  KITAYAMA Takahiro, MICHIBATA Kohei, SHIZUKU Yuzuru, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2012年03月, The 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012), pp. 492-496, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A technique for accelerating SVM-based image recognition using GPU

  SASAKI Jin, SHIZUKU Yuzuru, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2012年03月, The 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012), pp. 28-32, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An error diagnosis technique based on SAT solver

  MATSUYAMA Tomoki, SENZAKI Hiroto, WATANABE Kosuke, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2012年03月, The 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012), pp. 544-548, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A delay control technique for low-voltage subthreshold CMOS digital circuits

  SHIGA Seiichiro, HIROSE Tetsuya, OSAKI Yuji, KUROKI Nobutaka, NUMA Masahiro

  2012年03月, The 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012), pp. 555-559, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• カラー画像に対応した画質評価手法VSNRC

  河嶋 和美, 中矢 知宏, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  2012年02月, 神戸大学大学院工学研究科紀要, 第3号, pp. 32-39, 日本語

  [査読有り]

  研究論文（学術雑誌）

  神戸大学リポジトリ（Kernel）へのリンク


• A nano-watt power CMOS amplifier with adaptive biasing for power-aware analog LSIs

  Yumiko Tsuruya, Tetsuya Hirose, Yuji Osaki, Nobutaka Kuroki, Masahiro Numa, Osamu Kobayashi

  IEEE, 2012年, European Solid-State Circuits Conference, 69 - 72, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A Low-Power Single-Slope Analog-to-Digital Converter with Digital PVT Calibration

  Yuji Osaki, Tetsuya Hirose, Keishi Tsubaki, Nobutaka Kuroki, Masahiro Numa

  2012年, 2012 19TH IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS), 613 - 616, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 6.66-kHz, 940-nW, 56ppm/°C, Fully On-chip PVT Variation Tolerant CMOS Relaxation Oscillator

  TSUBAKI Keishi, HIROSE Tetsuya, OSAKI Yuji, SHIGA Seiichiro, KUROKI Nobutaka, NUMA Masahiro

  2012年, 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 97 - 100, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Current compensation circuit for precise nano-ampere current reference

  ISONO Kosuke, HIROSE Tetsuya, OSAKI Yuji, KUROKI Nobutaka, NUMA Masahiro

  2011年09月, 2011 International Conference on Solid State Devices and Materials (SSDM 2011), pp. 176-177, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Subthreshold SRAM with Write Assist Technique Using On-Chip Threshold Voltage Monitoring Circuit

  Kei Matsumoto, Tetsuya Hirose, Yuji Osaki, Nobutaka Kuroki, Masahiro Numa

  2011年06月, IEICE TRANSACTIONS ON ELECTRONICS, E94C(6) (6), 1042 - 1048, 英語

  [査読有り]

  研究論文（学術雑誌）


• A wide input voltage range level shifter circuit for extremely low-voltage digital LSIs

  Yuji Osaki, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  2011年06月, IEICE ELECTRONICS EXPRESS, 8(12) (12), 890 - 896, 英語

  [査読有り]

  研究論文（学術雑誌）


• クロス形状フラクタルを用いた画像の高解像度化

  河嶋 和美, 近松 慎伍, 中矢 知宏, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  フラクタル画像符号化を応用した解像度変換手法を提案する.自己相似性を探索する際のブロックの形状とサイズを工夫することにより,高速処理と高画質化を実現した.実験では従来手法の処理時間が24%以上短縮され,更に主観的な品質が向上することを確認した.

  一般社団法人電子情報通信学会, 2011年04月, 電子情報通信学会論文誌, vol. J94-D, no. 4, pp. 742-745(4) (4), 742 - 745, 日本語

  [査読有り]

  研究論文（学術雑誌）


• Temperature-Compensated Nano-Ampere Current Reference Circuit with Subthreshold Metal-Oxide-Semiconductor Field-Effect Transistor Resistor Ladder

  Yuji Osaki, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  2011年04月, JAPANESE JOURNAL OF APPLIED PHYSICS, 50(4) (4), 英語

  [査読有り]

  研究論文（学術雑誌）


• カラー画像に対応した画質評価手法VSNRC—VSNR calculation for color images

  河嶋, 和美, 中矢, 知宏, 廣瀬, 哲也, 黒木, 修隆, 沼, 昌宏

  神戸大学大学院工学研究科, 2011年, 神戸大学大学院工学研究科・システム情報学研究科紀要, 3, 32 - 39, 日本語

  研究論文（大学，研究機関等紀要）


• A 95-nA, 523ppm/°C, 0.6-μWCMOS current reference circuit with subthreshold MOS resistor ladder

  Yuji Osaki, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  2011年, Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC, 113 - 114

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Robust Subthreshold CMOS Digital Circuit Design with On-Chip Adaptive Supply Voltage Scaling Technique

  Yuji Osaki, Tetsuya Hirose, Kei Matsumoto, Nobutaka Kuroki, Masahiro Numa

  2011年01月, IEICE TRANSACTIONS ON ELECTRONICS, E94C(1) (1), 80 - 88, 英語

  [査読有り]

  研究論文（学術雑誌）


• A level shifter circuit design by using input/output voltage monitoring technique for ultra-low voltage digital CMOS LSIs

  Yuji Osaki, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  2011年, 2011 IEEE 9th International New Circuits and Systems Conference, NEWCAS 2011, pp. 201-204, 201 - 204, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• High Current Efficiency Sense Amplifier Using Body-Bias Control for Ultra-Low-Voltage SRAM

  Chotaro Masuda, Tetsuya Hirose, Kei Matsumoto, Yuji Osaki, Nobutaka Kuroki, Masahiro Numa

  2011年, 2011 IEEE 54TH INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS (MWSCAS), Wp2Track2_1-1, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A level shifter with logic error correction circuit for extremely low-voltage digital CMOS LSIs

  Yuji Osaki, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  2011年, European Solid-State Circuits Conference, pp. 199-202, 199 - 202, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 105-nW CMOS Thermal Sensor for Power-aware Applications

  Toshi Nagayama, Tetsuya Hirose, Yuji Osaki, Nobutaka Kuroki, Masahiro Numa

  2011年, 2011 IEEE SENSORS, pp. 1265-1268, 1265 - 1268, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A 18.9-nA standby current comparator with adaptive bias current generator

  Kosuke Isono, Tetsuya Hirose, Keishi Tsubaki, Nobutaka Kuroki, Masahiro Numa

  2011年, 2011 Proceedings of Technical Papers: IEEE Asian Solid-State Circuits Conference 2011, A-SSCC 2011, pp. 237-240, 237 - 240, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Video digesting technique for baseball games based on information entropy

  Mitsuteru Kataoka, Takashi Tanaka, Yoshitaka Ogata, Kuroki W. Nobutaka, Masahiro Numa

  2010年12月, Kyokai Joho Imeji Zasshi/Journal of the Institute of Image Information and Television Engineers, 64(12) (12), 1940 - 1943, 日本語

  [査読有り]

  研究論文（学術雑誌）


• 情報エントロピーに基づく野球中継番組のダイジェスト自動生成

  片岡 充照, 田中 孝志, 小方 善貴, 黒木 修隆, 沼 昌宏

  2010年12月, 映像情報メディア学会誌, vol.64, no.12, pp.1940-1943, 日本語

  [査読有り]

  研究論文（学術雑誌）


• An error diagnosis technique based on clustering of elements

  Kosuke Shioki, Narumi Okada, Kosuke Watanabe, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  2010年12月, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E93-A(12) (12), 2490 - 2496, 日本語

  [査読有り]

  研究論文（学術雑誌）


• 低電圧ディジタルLSIのためのレベルコンバータ回路(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

  大崎 勇士, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  LSIの消費電力を削減する最も有効な手法として,電源電圧の低減が挙げられる.特に,近年のLSIにおいては,回路ブロック毎に最適な電源電圧を供給する手法が採用されるため,各回路ブロック間の電源電圧が異なる場合がある.したがって,このような信号レベルの異なる回路間にはレベルコンバータが必要となる.これまで,様々なレベルコンバータが報告されてきた.既存の回路は,ラッチ構成を基本としたレベルコンバータが一般的である.しかし,これらのレベルコンバータは,回路間の電源電圧の差電圧が大きな場合,低電源電圧によって駆動されるトランジスタの駆動力が極めて小さくなり,安定したレベル変換動作が保証されない課題がある.そこで本研究では,電源電圧の差電圧が大きくても安定な動作が可能なレベルコンバータを提案する.提案するレベルコンバータは入力信号が変化するときのみ電力を消費する構成であるため,低消費電力で動作する.0.35-μm標準CMOSプロセスを用いて試作を行い,測定により動作を確認した.提案レベルコンバータを用いることで,0.4V振幅の低電圧信号を3V振幅の高電圧信号に変換可能であることを確認した.

  一般社団法人 映像情報メディア学会, 2010年, 映像情報メディア学会技術報告, 34, 133 - 138, 日本語


• Super-resolution technique for thermography with dual-camera system

  Shingo Chikamatsu, Tomohiro Nakaya, Masakazu Kouda, Nobutaka Kuroki, Tetsuya Hirose, Masahiro Numa

  2010年, ISCAS 2010 - 2010 IEEE International Symposium on Circuits and Systems: Nano-Bio Circuit Fabrics and Systems, 1895 - 1898

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Write-assisted subthreshold SRAM by using on-chip threshold voltage monitoring circuit

  Kei Matsumoto, Tetsuya Hirose, Yuji Osaki, Nobutaka Kuroki, Masahiro Numa

  2010年, Midwest Symposium on Circuits and Systems, 133 - 136

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Nano-ampere CMOS current reference with little temperature dependence using small offset voltage

  Yuji Osaki, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  2010年, Midwest Symposium on Circuits and Systems, 668 - 671

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A CMOS bandgap and sub-bandgap voltage reference circuits for nanowatt power LSIs

  Tetsuya Hirose, Ken Ueno, Nobutaka Kuroki, Masahiro Numa

  2010年, 2010 IEEE Asian Solid-State Circuits Conference, A-SSCC 2010, 77 - 80

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A nano-ampere current reference circuit and its temperature dependence control by using temperature characteristics of carrier mobilities

  Tetsuya Hirose, Yuji Osaki, Nobutaka Kuroki, Masahiro Numa

  2010年, ESSCIRC 2010 - 36th European Solid State Circuits Conference, 114 - 117

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An error diagnosis technique based on location sets to rectify subcircuits

  Kosuke Shioki, Narumi Okada, Toshiro Ishihara, Tetsuya Hirose, Nobutaka Kuroki, Masahiro Numa

  2009年12月, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E92-A(12) (12), 3136 - 3142, 英語

  [査読有り]

  研究論文（学術雑誌）


• A Look-ahead active Body-biasing scheme for SOI-SRAM with dynamic V DDM control

  Kayoko Seto, Masaaki Iijima, Tetsuya Hirose, Masahiro Numa, Akira Tada, Takashi Ipposhi

  2009年04月, IEICE Electronics Express, 6(8) (8), 456 - 460, 英語

  [査読有り]

  研究論文（学術雑誌）


• 野球中継番組におけるテロップ情報を用いたダイジェスト映像自動生成(メディア処理とバイオメトリクス及び一般)

  田中 孝志, 小方 善貴, 片岡 充照, 黒木 修隆, 沼 昌宏

  野球中継番組におけるユーザの視聴支援システムの実現を目的として,テロップ情報を用いたダイジェスト映像自動生成手法を提案する.本手法では映像中のスコアテロップから抽出したテロップ情報を元に,野球の進行に沿った詳細な内容解析行い,情報エントロピーを用いたダイジェスト映像の生成を図る.イベントの発生確率を元に情報エントロピーを求め,それらが大きいイベント程,重要なシーンであると考える.編集時間に合わせて重要なシーンから優先的に採用することにより,ダイジェスト映像を生成する.提案手法を実際の野球中継番組に適用し,従来手法との比較を行った.

  一般社団法人 映像情報メディア学会, 2009年, 映像情報メディア学会技術報告, 33, 25 - 28, 日本語


• 極低電力サブスレッショルド・ディジタル回路のオンチップ遅延バラツキ補正技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)

  大崎 勇士, 廣瀬 哲也, 松本 啓, 黒木 修隆, 沼 昌宏

  LSIの消費電力を格段に削減する設計手法として,MOSFETをサブスレッショルド領域で動作させて回路システムを構築する技術が注目されている.しかし,本設計手法は極低電力動作を実現できる一方で,動作環境・製造プロセスのバラツキが回路特性に深刻な影響を与える.特に,MOSFETのしきい値電圧のバラツキの影響を強く受ける.これにより,サブスレッショルド・ディジタル回路の特性変動,特に遅延時間の変動を引き起こし,設計性の確保が困難になる.そこで本研究では,サブスレッショルド・ディジタル回路の遅延時間バラツキを緩和させるための回路技術を提案する.本手法では,MOSFETのしきい値電圧をオンチップでモニタし,このモニタ電圧をサブスレッショルド・ディジタル回路の電源電圧に反映させることで遅延バラツキを補正する.ディジタル回路の例として,リング発振器と8-bitリップル・キャリー加算器を例にとり評価を行なった.評価結果より,対数分布に従う遅延時間バラツキを正規分布にまで抑制することができることを確認した.

  一般社団法人 映像情報メディア学会, 2009年, 映像情報メディア学会技術報告, 33, 165 - 170, 日本語


• Switching-voltage detection and compensation circuits for ultra-low-voltage CMOS inverters

  Kei Matsumoto, Tetsuya Hirose, Yuji Osaki, Nobutaka Kuroki, Masahiro Numa

  2009年, Midwest Symposium on Circuits and Systems, 483 - 486

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Delay-compensation techniques for ultra-low-power subthreshold CMOS digital LSIs

  Yuji Osaki, Tetsuya Hirose, Kei Matsumoto, Nobutaka Kuroki, Masahiro Numa

  2009年, Midwest Symposium on Circuits and Systems, 503 - 506

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Delayed-ABC SOI for crosstalk noise repair

  Akira Tkda, Hiromi Notani, Genichi Tanaka, Toshiaki Iwamatsu, Takashi Ipposhi, Masayuki Terai, Masaaki Iijima, Masahiro Numa

  2008年05月, IEICE Electronics Express, 5(9) (9), 354 - 360, 英語

  [査読有り]

  研究論文（学術雑誌）


• Low power SRAM with boost driver generating pulsed word line voltage for sub-1V operation

  Masaaki Iijima, Kayoko Seto, Masahiro Numa, Akira Tada, Takashi Ipposhi

  Academy Publisher, 2008年, Journal of Computers, 3(5) (5), 34 - 40, 英語

  [査読有り]

  研究論文（学術雑誌）


• Charge recycling in MTCMOS circuits with block dividing

  Akira Tada, Hiromi Notani, Genichi Tanaka, Takashi Ipposhi, Masaaki Iijima, Masahiro Numa

  2007年09月, IEICE Electronics Express, 4(18) (18), 562 - 568, 英語

  [査読有り]

  研究論文（学術雑誌）


• Look-ahead dynamic threshold voltage control scheme for improving write margin of SOI-7T-SRAM

  Masaaki Iijima, Kayoko Seto, Masahiro Numa, Akira Tada, Takashi Ipposhi

  Institute of Electronics, Information and Communication, Engineers, IEICE, 2007年, IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, E90-A(12) (12), 2691 - 2694, 英語

  [査読有り]

  研究論文（学術雑誌）


• Improved write margin for 90nm SOI-7T-SRAM by look-ahead dynamic threshold voltage control

  Masaaki Iijima, Kayoko Seto, Masahiro Numa, Akira Tada, Takashi Ipposhi

  2007年, Midwest Symposium on Circuits and Systems, 578 - 581, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Boosted voltage scheme with active body-biasing control on PD-SOI for ultra low voltage operation

  Masaaki Iijima, Masayuki Kitamura, Masahiro Numa, Akira Tada, Takashi Ipposhi, Shigeto Maegawa

  Institute of Electronics, Information and Communication, Engineers, IEICE, 2007年, IEICE Transactions on Electronics, E90-C(4) (4), 666 - 674, 英語

  [査読有り]

  研究論文（学術雑誌）


• Ultra low voltage operation with bootstrap scheme for single power supply SOI-SRAM

  Masaaki Iijima, Masayuki Kitamura, Masahiro Numa, Akira Tada, Takashi Ipposhi

  2007年, 20TH INTERNATIONAL CONFERENCE ON VLSI DESIGN, PROCEEDINGS, pp. 609-614, 609 - +, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Detection of duplicated scenes from MPEG streams based on generated code size

  Nobutaka Kuroki, Yuji Hirose, Mitsutaka Susuki, Mitsuteru Kataoka, Masahiro Numa, Keisuke Yamamoto

  2006年11月, Kyokai Joho Imeji Zasshi/Journal of the Institute of Image Information and Television Engineers, 60(11) (11), 1823 - 1828, 日本語

  [査読有り]

  研究論文（学術雑誌）


• 生成符号量に着目したMPEGストリーム中における重複シーンの検出

  黒木 修隆, 廣瀬 裕二, 薄 充孝, 片岡 充照, 沼 昌宏, 山本 啓輔

  2006年11月, 映像情報メディア学会誌, vol.60, no.11, pp.1823-1828, 日本語

  [査読有り]

  研究論文（学術雑誌）


• Dynamic threshold voltage control for dual supply voltage scheme on PD-SOI

  Masaaki Iijima, Kenji Hamada, Masayuki Kitamura, Masahiro Numa, Akira Tada, Takashi Ipposhi

  2006年11月, IEICE ELECTRONICS EXPRESS, 3(21) (21), 453 - 458, 英語

  [査読有り]

  研究論文（学術雑誌）


• A novel power gating scheme with charge recycling

  Akira Tada, Hiromi Notani, Masahiro Numa

  2006年06月, IEICE ELECTRONICS EXPRESS, 3(12) (12), 281 - 286, 英語

  [査読有り]

  研究論文（学術雑誌）


• An evaluation of triple density error diffusion for medical monochrome LCDs

  Nobutaka Kuroki, Nobuhiro Oka, Masahiro Numa, Keisuke Yamamoto

  2006年06月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E89A(6) (6), 1866 - 1868, 英語

  [査読有り]

  研究論文（学術雑誌）


• Estimation of user preference for TV programs based on channel operations

  Nobutaka Kuroki, Yuji Hiroset, Tatsuya Suzuki, Mitsuteru Kataoka, Masahiro Numa, Keisuke Yamamoto

  2006年03月, Kyokai Joho Imeji Zasshi/Journal of the Institute of Image Information and Television Engineers, 60(3) (3), 454 - 457, 日本語

  [査読有り]

  研究論文（学術雑誌）


• テレビ視聴者の選局行動に基づく番組嗜好度の推定

  黒木 修隆, 廣瀬 裕二, 鈴木 達也, 片岡 充照, 沼 昌宏, 山本 啓輔

  2006年03月, 映像情報メディア学会誌, Vol. 60,No. 3, pp.454-457, 日本語

  [査読有り]

  研究論文（学術雑誌）


• High performance CMOS circuit by using charge recycling active body-bias controlled SOI

  Masayuki Kitamura, Masaaki Iijima, Kenji Hamada, Masahiro Numa, Hirouti Notani, Akira Tada, Shigeto Maegawa

  2006年, INTEGRATED CIRCUIT AND SYSTEM DESIGN: POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION, 4148, 393 - 402, 英語

  [査読有り]

  研究論文（学術雑誌）


• Active body-biasing control technique for bootstrap pass-transistor logic on PD-S01 at 0.5V-VDD

  M Iijima, M Kitamura, K Hamada, K Fukuoka, M Numa, A Tada, S Maegawa

  2005年, 2005 IEEE International SOI Conference, Proceedings, pp. 50-51, 50 - 51, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 社内環境における頭部追跡を目的とした赤外線マルチカメラシステムの開発

  黒木 修隆, 山根 知之, 小西 晋平, 沼 昌宏, 山本 啓輔

  2005年, 電子情報通信学会論文誌, J88-A(2),142-151, 日本語

  [査読有り]


• A novel layout approach using dual supply voltage technique on body-tied PD-SOI

  K Fukuoka, M Iijima, K Hamada, M Numa, A Tada

  2004年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E87A(12) (12), 3244 - 3250, 英語

  [査読有り]

  研究論文（学術雑誌）


• 先見型動的ボディ制御によるSOI LSIの高速化手法

  福岡 一樹, 藤田 克也, 飯島 正章, 沼 昌宏, 山本 啓輔, 高田 賢吾

  SiO 2 層によってシリコン基板とトランジスタ層が絶縁分離されたSOI デバイスの特徴を生かし，トランジスタのボディ電位を動的に制御することで回路性能を向上させる手法を提案する．従来の補助トランジスタを用いた動的ボディ制御法では高速動作時のボディ電位追従性に問題があったが，提案手法では1 ステージ前の先見信号や入力信号の到達時間の差異に着目し，ボディ電位を信号の到達直前に変動させる．その結果，マンチェスタ型加算器への適用例では，従来のボディ固定に対して最大15%，光通信用高速MUX 回路への適用例では，適用対象とした4 :1-MUX 回路で18%の遅延削減効果が得られた．また，従来の高速化手法であるDC バイアス法の問題点であったスタンバイ時のリーク電力を，最大で1/20 まで削減可能とした.We propose an approach for higher performance of circuits in SOI LSI based on Active Body Bias (ABB)method.Although conventional ABB method using limiter transistors has been less effective for high speed circuits due to delay of body bias voltage,we improve performance by using signals from previous stages or by focusing on difference of signal arrival times.From the results of circuit simulation,we have confirmed that our technique improves circuit speed by 15%in comparison with conventional approach for a Manchester Carry Chain Adder.Also with an MUX circuit,the standby leakage current has been reduced to 1/20 of that by the DC-bias method.

  一般社団法人情報処理学会, 2004年, 情報処理学会論文誌,45(5),1244-1250, 48,226-228(5) (5), 1244 - 1250, 日本語

  [査読有り]

  研究論文（学術雑誌）


• Triple density error diffusion for medical monochrome LCDs and evaluation of its performance

  OKA N, KUROKI Nobutaka, NUMA Masahiro, YAMAMOTO Keisuke

  2004年, 11th International Display Workshops(IDW2004), 1643-1645, 英語

  [査読有り]

  研究論文（学術雑誌）


• PD－S01のクロック・ゲーティング機構に対応したリーク電力削減手法

  福岡 一樹, 飯島 正章, 濱田 建司, 沼 昌宏, 多田 章

  2004年, 情報処理学会論文誌,45(5),1236-1243, 48,226-228, 日本語

  [査読有り]

  研究論文（学術雑誌）


• Extraction of subcircuits for incremental synthesis based on error diagbosis

  IIDA Takayuki, SUGANE Toshifumi, IWASAKI Takahiro, INOUE Hiroshi, KUROKI Nobutaka, NUMA Masahiro, YAMAMOTO Keisuke

  2004年, 12th Workshop on synthesis and system Integration of Mixed Information Technologies(SASIMI2004), 345-350, 英語

  [査読有り]

  研究論文（学術雑誌）


• Error diagnosis techniquie based on boolean resubstitution

  SUGANE Toshifumi, ARAI R, IIDA Takayuki, INOUE Hiroshi, KUROKI Nobutaka, NUMA Masahiro

  2004年, 12th Workshop on synthesis and system Integration of Mixed Information Technologies(SASIMI2004), 339-344, 英語

  [査読有り]

  研究論文（学術雑誌）


• Reduction of FFT circuit area for OFDM demodulator based on skipping-point representation

  M Nakanishi, H Kobatake, N Kobayashi, N Kuroki, M Numa, K Kawashima, K Yamamoto

  2004年, PROCEEDINGS OF 2004 IEEE ASIA-PACIFIC CONFERENCE ON ADVANCED SYSTEM INTEGRATED CIRCUITS, 430-431, 430 - 431, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Lossless coding of color quantized images based on pseudo distance

  N Kuroki, T Yamane, M Numa

  2004年, 2004 47TH MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL I, CONFERENCE PROCEEDINGS, 1,245-247, 245 - 247, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Leakage power reduction for clock gating scheme on PD-SOI

  K Fukuoka, M Iijima, K Hamada, M Numa, A Tada

  2004年, 2004 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL 2, PROCEEDINGS, 11,613-616, 613 - 616, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Improvement of image quality by optical image processing suitable for pixel shape of display

  T Manabe, N Kuroki, M Numa, K Yamamoto

  2004年, 2004 47TH MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL I, CONFERENCE PROCEEDINGS, 1,305-308, 305 - 308, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• A technique for high-speed circuits on SOI using look-ahead type active body bias control

  M Iijima, K Fujita, K Fukuoka, M Numa, K Yamamoto, K Takata

  2004年, 2004 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL 2, PROCEEDINGS, 11,405-408, 405 - 408, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An LUT-based error diagnosis technique improved in multiplicity of rectifiable errors

  T Sugane, T Iida, H Inoue, N Kuroki, M Numa, K Yamamoto

  2004年, 2004 47TH MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL I, CONFERENCE PROCEEDINGS, 1,525-528, 525 - 528, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• An approach for reducing circuit size of equalizer in 8PSK demodulator for BS digital broadcasting

  KOBATAKE H, UMABA T, NUMA Masahiro, YAMAMOTO Keisuke, KAWASHIMA Kazuhiko

  2004年, Workshop on Wireless Circuits and Systems, 16-17, 英語

  [査読有り]


• An approach for integration of demodulators for digital broadcasting

  H Kobatake, K Hirano, N Kuroki, M Numa, H Nishida, K Kawashima, K Yamamoto

  2004年, PROCEEDINGS OF 2004 IEEE ASIA-PACIFIC CONFERENCE ON ADVANCED SYSTEM INTEGRATED CIRCUITS, 416-417, 416 - 417, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Adaptive arithmetic coding for image prediction errors

  N Kuroki, T Manabe, M Numa

  2004年, 2004 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOL 3, PROCEEDINGS, 111,961-964, 961 - 964, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• Application of error diagnosis technique to incremental synthesis

  H Inoue, T Iwasaki, T Sugane, M Numa, K Yamamoto

  2003年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E86A(12) (12), 3214 - 3217, 英語

  [査読有り]

  研究論文（学術雑誌）


• Automatic classification of proper names in protein-related literatures using database retrieval on WWW

  M Numa, Y Kaneta, T Ohkawa

  2003年, PROCEEDINGS OF THE 7TH JOINT CONFERENCE ON INFORMATION SCIENCES, 903 - 906, 英語

  [査読有り]

  研究論文（国際会議プロシーディングス）


• 信号線誤りに対応したLUT 論理診断手法

  井上 宏, 黒木 修隆, 沼 昌宏, 山本 啓輔

  2003年, 情報処理学会論文誌, 44(5),1216-1224, 日本語

  [査読有り]

  研究論文（学術雑誌）


• BDD形状を考慮したパス・トランジスタ論理セルによる低消費電力回路レイアウト方式

  福岡 一樹, 沼 昌宏, 山本 啓輔, 金銅 恒

  低消費電力化に有効とされるパス・トランジスタ論理のレイアウトに関して，トランジスタが多列配置された専用セル生成に基づくライブラリ・フリーのレイアウト方式を採用することで，これまで課題となっていた配線の複雑度を軽減し，消費電力と遅延時間を削減する方式を提案する．従来よりも大きな部分回路をセルとして生成するとともに，実現すべき論理関数を表現するBDDの形状を考慮したトランジスタ配置を導入する点を特徴とする．ベンチマーク回路と乗算器のWallace Tree部に関して，従来方式ならびにCMOS論理と比較実験を行った結果，エネルギー・遅延積（ED積）の点で優れた結果を得た．We present a layout design approach for pass-transistor logic circuits with lower power and delay by reducing wiring complexity based on a library-free approach and multiple row placement style for pass-transistors in the cells.This approach has two features:on-the-fly generation of dedicated cells of sizes larger than conventional predesigned cells,and placement of transistors in the cells based on the structure of BDD for the given logic function.Experimental results for benchmark circuits and a Wallace tree for 16-bit multiplier have shown lower energy-delay products than conventional approaches including CMOS logic circuits.

  一般社団法人情報処理学会, 2003年, 情報処理学会論文誌, 44(5),1292-1300(5) (5), 1292 - 1300, 日本語

  [査読有り]

  研究論文（学術雑誌）


• An improved multiple error diagnosis technique using symbolic simulation with truth variables and its application to incremental synthesis for standard-cell desing.

  INOUE H, IWASAKI T, NUMA Masahiro, YAMAMOTO K

  2003年, 11th Workshop on Synthesis and System Integration of Mixed Technologies(SASIMI2003), 61-68, 61 - 68, 英語

  [査読有り]

  研究論文（学術雑誌）


• A layout design approach for low power sirsuits using on-the-fly generation of pass transistor logic cells based on BDD structure.

  FUKUOKA K, NUMA Masahiro, YAMAMOTO K, KONDOH H

  低消費電力化に有効とされるパス・トランジスタ論理のレイアウトに関して，トランジスタが多列配置された専用セル生成に基づくライブラリ・フリーのレイアウト方式を採用することで，これまで課題となっていた配線の複雑度を軽減し，消費電力と遅延時間を削減する方式を提案する．従来よりも大きな部分回路をセルとして生成するとともに，実現すべき論理関数を表現するBDDの形状を考慮したトランジスタ配置を導入する点を特徴とする．ベンチマーク回路と乗算器のWallace Tree部に関して，従来方式ならびにCMOS論理と比較実験を行った結果，エネルギー・遅延積（ED積）の点で優れた結果を得た．We present a layout design approach for pass-transistor logic circuits with lower power and delay by reducing wiring complexity based on a library-free approach and multiple row placement style for pass-transistors in the cells.This approach has two features:on-the-fly generation of dedicated cells of sizes larger than conventional predesigned cells,and placement of transistors in the cells based on the structure of BDD for the given logic function.Experimental results for benchmark circuits and a Wallace tree for 16-bit multiplier have shown lower energy-delay products than conventional approaches including CMOS logic circuits.

  一般社団法人情報処理学会, 2003年, 11th Workshop on Synthesis and System Integration of Mixed Technologies(SASIMI2003), 47-53(5) (5), 1292 - 1300, 英語

  [査読有り]

  研究論文（学術雑誌）


• Layered blind deconvolution with interband prediction

  Hirokazu Masuda, Nobutaka Kuroki, Masahiro Numa, Kotaro Hirano

  Scripta Technica Inc, 2000年03月, Systems and Computers in Japan, 31(3) (3), 77 - 83, 英語

  [査読有り]

  研究論文（学術雑誌）


• A diagnosis method for single logic design errors in gate-level combinational circuits.

  Atsushi Yoshikawa 0003, Seiji Kajihara, Masahiro Numa, Kozo Kinoshita

  1997年, Systems and Computers in Japan, 28(6) (6), 30 - 39

  研究論文（学術雑誌）


• ATM DATA-TRANSMISSION SYSTEMS BASED ON N-ISDN

  CZ WANG, M NUMA, K HIRANO

  1995年02月, IEEE TRANSACTIONS ON COMMUNICATIONS, 43(2-4) (2-4), 1785 - 1792, 英語

  [査読有り]

  研究論文（学術雑誌）

• アクティブダイオードに向けたヒステリシスコンパレータの設計

  松本 香, 廣瀬 哲也, 浅野 大樹, 辻 佑斗, 中澤 勇一郎, 黒木 修隆, 沼 昌宏

  [電子情報通信学会], 2018年05月17日, 回路とシステムワークショップ論文集 Workshop on Circuits and Systems, 31, 74 - 79, 日本語


• 時間計測アプリケーションに向けた超低電力フルオンチップ電流比較型RC発振器 (集積回路)

  浅野 大樹, 廣瀬 哲也, 椿 啓志, 三好 太朗, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2017年01月30日, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 116(446) (446), 81 - 86, 日本語


• 近似を導入した簡略化アルゴリズムに基づくRNN回路のリソース削減と高効率化 (リコンフィギャラブルシステム)

  村田 大智, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2016年09月05日, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 116(210) (210), 69 - 74, 日本語


• 高速起動を特徴とした間欠動作型VLSIシステム用32-MHzオンチップクロック源回路 (情報センシング)

  浅野 大樹, 廣瀬 哲也, 三好 太朗, 椿 啓志, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  映像情報メディア学会, 2016年08月, 映像情報メディア学会技術報告 = ITE technical report, 40(24) (24), 3 - 8, 日本語


• 高速起動を特徴とした間欠動作型VLSIシステム用32-MHzオンチップクロック源回路 (集積回路)

  浅野 大樹, 廣瀬 哲也, 三好 太朗, 椿 啓志, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  電子情報通信学会, 2016年08月01日, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 116(173) (173), 3 - 8, 日本語


• H-022 Dedormable Part Models による映像中の異常行動検出(H分野:画像認識・メディア理解,一般論文)

  杉本 有, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2015年08月24日, 情報科学技術フォーラム講演論文集, 14(3) (3), 177 - 178, 日本語


• I-022 連写画像におけるノイズ除去のための三次元NL-Means法(I分野:グラフィクス・画像,一般論文)

  小堀 寛和, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2015年08月24日, 情報科学技術フォーラム講演論文集, 14(3) (3), 245 - 246, 日本語


• H-023 事前教師あり学習を適用したNetwork in Networkによる画像認識の高精度化(H分野:画像認識・メディア理解,一般論文)

  古井 秀弥, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2015年08月24日, 情報科学技術フォーラム講演論文集, 14(3) (3), 179 - 180, 日本語


• I-021 局所的加重平均を用いた医用断層画像のノイズ除去手法(I分野:グラフィクス・画像,一般論文)

  加藤 裕, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2015年08月24日, 情報科学技術フォーラム講演論文集, 14(3) (3), 243 - 244, 日本語


• C-010 自己学習型超解像に適用するK-meansクラスタリング処理のハードウェアによる実現(C分野:ハードウェア・アーキテクチャ,一般論文)

  村田 大智, 切山 亜弓, 雫 譲, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2015年08月24日, 情報科学技術フォーラム講演論文集, 14(1) (1), 253 - 254, 日本語


• 画質評価のための注視重要度の関数近似 (イメージ・メディア・クオリティ)

  泉 直孝, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  本稿では,画質評価において汎用的に用いることが可能な注視重要度MAPの関数近似を行ったので報告する.アイトラッキングにより注視重要度を推定する従来手法では,実験器具が高価なこと,および予備実験に時間や労力が必要なことが問題となる.そこで,画像内の局所領域におけるSSIM (Structural Similarity)と主観評価値との相関を解析することにより,人間が画像内で注視している領域を推定し,注視重要度MAPを作成した.そして,注視重要度MAPに基づいてSSIMに重み付けを行い,画質を評価したところ,主観評価との相関が大きく向上した.提案手法はROI (Region of Interest)を計算できない環境下でも,広く利用できる画質評価手法である.

  一般社団法人電子情報通信学会, 2013年12月13日, 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報, 113(350) (350), 11 - 14, 日本語


• I-033 事例参照型超解像における幾何学模様の学習(I分野:グラフィクス・画像,一般論文)

  土川 健斗, 菅原 佑貴, 泉 直孝, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2013年08月20日, 情報科学技術フォーラム講演論文集, 12(3) (3), 317 - 318, 日本語


• I-034 超解像と誤差帰還を用いた電子ズームの構成方法(I分野:グラフィクス・画像,一般論文)

  菅原 佑貴, 土川 健斗, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2013年08月20日, 情報科学技術フォーラム講演論文集, 12(3) (3), 319 - 320, 日本語


• H-015 HOGを用いた識別器の構成方法と歩行者検出への応用(H分野:画像認識・メディア理解,一般論文)

  後藤 弘樹, 井尻 将太, 大浦 淳貴, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2013年08月20日, 情報科学技術フォーラム講演論文集, 12(3) (3), 123 - 124, 日本語


• C-12-61 低参照電圧を用いた実時間計測用弛張発振回路(C-12.集積回路)

  椿 啓志, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2013年03月05日, 電子情報通信学会総合大会講演論文集, 2013(2) (2), 132 - 132, 日本語


• C-12-48 適応バイアス技術を用いた超低電力・高速Rail-to-Railオペアンプ(C-12.集積回路)

  尾崎 年洋, 廣瀬 哲也, 椿 啓志, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2013年03月05日, 電子情報通信学会総合大会講演論文集, 2013(2) (2), 119 - 119, 日本語


• 超解像を用いたJPEGコーデックに関する一検討 (画像工学)

  清川 正徳, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  JPEGコーデックの内部で算出されるDC成分に対して8×8倍の超解像拡大を行うことにより,AC成分を予測・生成する方式を提案する.

  一般社団法人電子情報通信学会, 2012年12月06日, 電子情報通信学会技術研究報告 : 信学技報, 112(335) (335), 27 - 30, 日本語


• Special Section on VLSI Design and CAD Algorithms FOREWORD

  Masahiro Numa

  2012年12月, IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E95A(12) (12), 2171 - 2171, 英語

  その他


• 超解像を用いたJPEGコーデックに関する一検討

  清川 正徳, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  JPEG コーデックの内部で算出される DC 成分に対して 8×8 倍の超解像拡大を行うことにより， AC 成分を予測・生成する方式を提案する．This paper proposes a new JPEG codec in which AC coefficients are predicted from DC coefficients by a super-resolution technique.

  2012年11月29日, 研究報告オーディオビジュアル複合情報処理（AVM）, 2012(6) (6), 1 - 4, 日本語


• カラー画像の主観的品質とSSIMの関係について

  泉 直孝, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  本稿では画質評価指標SSIM(Structural Similarity)をカラー画像に対応させる方法について検討したので報告する.従来のSSIMは人間の主観に近い評価指標として注目されているが,輝度成分のみを評価するため,色差成分の劣化に対して評価が行えない.そこで,従来の評価式に色差成分を評価する項を組み入れた.輝度成分と色差成分の評価値に対する重みについては,主観評価実験により決定した.提案手法によってカラー画像の品質を評価したところ,主観評価値との相関係数がわずかに改善された.

  一般社団法人電子情報通信学会, 2012年10月05日, 電子情報通信学会技術研究報告. IMQ, イメージ・メディア・クオリティ : IEICE technical report, 112(234) (234), 7 - 10, 日本語


• H-004 野球中継映像におけるスコアテロップのレイアウト認識(映像解析・照明,H分野:画像認識・メディア理解)

  貞元 太志, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2012年09月04日, 情報科学技術フォーラム講演論文集, 11(3) (3), 123 - 124, 日本語


• I-005 Bag-of-Visual Words表現を用いた放送映像中の類似シーン検出(画像特徴・検出,I分野:グラフィクス・画像)

  井尻 将太, 貞元 太志, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2012年09月04日, 情報科学技術フォーラム講演論文集, 11(3) (3), 243 - 244, 日本語


• I-011 階層的超解像による電子ズームの構成方法(画像復元・超解像,I分野:グラフィクス・画像)

  菅原 佑貴, 橋本 明信, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2012年09月04日, 情報科学技術フォーラム講演論文集, 11(3) (3), 261 - 262, 日本語


• H-029 組合せ最適化アルゴリズムに基づくオブジェクトとラベルのレイアウト認識(文字認識・物体認識,H分野:画像認識・メディア理解)

  大浦 淳貴, 辻 亮弥, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2012年09月04日, 情報科学技術フォーラム講演論文集, 11(3) (3), 181 - 182, 日本語


• B-004 ウェーブレット変換に基づく学習型超解像のGPUによる高速化手法(並列処理,B分野:ソフトウェア)

  坂本 博之, 佐々木 仁, 雫 譲, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2012年09月04日, 情報科学技術フォーラム講演論文集, 11(1) (1), 173 - 174, 日本語


• B-005 マルチモーダル入力に対応した重み付き多数決による識別器のGPUによる高速化(並列処理,B分野:ソフトウェア)

  佐々木 仁, 坂本 博之, 雫 譲, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2012年09月04日, 情報科学技術フォーラム講演論文集, 11(1) (1), 175 - 176, 日本語


• C-12-24 PVTバラツキ耐性を持つシングルスロープADコンバータ(ADC・DAC,C-12. 集積回路,一般セッション)

  大崎 勇士, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2012年08月28日, 電子情報通信学会ソサイエティ大会講演論文集, 2012(2) (2), 97 - 97, 日本語


• C-12-23 超低電圧ダイナミックコンパレータのためのオフセット電圧補正回路の高精度化(ADC・DAC,C-12. 集積回路,一般セッション)

  増田 長太郎, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2012年08月28日, 電子情報通信学会ソサイエティ大会講演論文集, 2012(2) (2), 96 - 96, 日本語


• C-12-18 適応バイアス技術を用いた超低電力CMOSオペアンプの評価(アナログ回路枝術,C-12. 集積回路,一般セッション)

  鶴屋 由美子, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏, 小林 修

  一般社団法人電子情報通信学会, 2012年08月28日, 電子情報通信学会ソサイエティ大会講演論文集, 2012(2) (2), 91 - 91, 日本語


• C-12-17 コンパレータのバラツキ補正技術を用いた弛張発振回路の評価(アナログ回路枝術,C-12. 集積回路,一般セッション)

  椿 啓志, 廣瀬 哲也, 大崎 勇士, 志賀 誠一郎, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2012年08月28日, 電子情報通信学会ソサイエティ大会講演論文集, 2012(2) (2), 90 - 90, 日本語


• カラー画像の品質評価に関する検討

  泉 直孝, 中矢 知宏, 河嶋 和美, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  本稿では画質評価指標VSNR(Visual Signal to Noise Ratio)をカラー画像に対応させる方法について検討したので報告する。従来のVSNRは人間の主観に近い評価指標として注目されているが,輝度成分のみを評価するため,色差成分の劣化に対して評価が行えない.そこで,従来の評価式に色差成分を評価する項を組み入れた.輝度成分と色差成分の評価値に対する重みについては,主観評価実験により決定した.提案手法によってカラー画像の品質を評価したところ,多くの被験者の主観評価と一致することが確認できた.

  一般社団法人電子情報通信学会, 2012年03月22日, 電子情報通信学会技術研究報告. PRMU, パターン認識・メディア理解, 111(499) (499), 193 - 198, 日本語


• C-12-53 適応バイアス型コンパレータを用いたSC型DC-DCコンバータ(C-12.集積回路,一般セッション)

  中村 大悟, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2012年03月06日, 電子情報通信学会総合大会講演論文集, 2012(2) (2), 125 - 125, 日本語


• C-12-49 超低電圧ダイナミックコンパレータ回路のオフセットキャリブレーション手法の検討(C-12.集積回路,一般セッション)

  増田 長太郎, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2012年03月06日, 電子情報通信学会総合大会講演論文集, 2012(2) (2), 121 - 121, 日本語


• C-12-52 低電圧カレントミラー回路を用いた高精度ナノアンペア電流源(C-12.集積回路,一般セッション)

  北村 準也, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2012年03月06日, 電子情報通信学会総合大会講演論文集, 2012(2) (2), 124 - 124, 日本語


• C-12-54 準連続モードで動作するデジタル制御昇圧回路(C-12.集積回路,一般セッション)

  斉藤 友輔, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2012年03月06日, 電子情報通信学会総合大会講演論文集, 2012(2) (2), 126 - 126, 日本語


• C-12-42 超低電力オペアンプの高速化技術(C-12.集積回路,一般セッション)

  鶴屋 由美子, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏, 小林 修

  一般社団法人電子情報通信学会, 2012年03月06日, 電子情報通信学会総合大会講演論文集, 2012(2) (2), 114 - 114, 日本語


• A-1-19 光エネルギー・ハーベスティングに向けたチャージポンプ回路の負荷電流特性改善(A-1.回路とシステム,一般セッション)

  長井 崇浩, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2012年03月06日, 電子情報通信学会総合大会講演論文集, 2012, 19 - 19, 日本語


• A-1-20 逆流電流削減による差動型整流回路の変換効率改善(A-1.回路とシステム,一般セッション)

  塚元 瑞穂, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏, 橋本 昌宜

  一般社団法人電子情報通信学会, 2012年03月06日, 電子情報通信学会総合大会講演論文集, 2012, 20 - 20, 日本語


• A-1-45 高分解能SAR ADCに向けた容量DACの面積削減の検討(A-1.回路とシステム,一般セッション)

  山内 貴仁, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2012年03月06日, 電子情報通信学会総合大会講演論文集, 2012, 45 - 45, 日本語


• 学習型超解像のための高能率な辞書 (画像工学)

  橋本 明信, 中矢 知宏, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  学習型超解像は,低解像度の画像をあらかじめ学習した変換ルールに基づいて高解像度化する技術である.通常は膨大な数の画像を事例として低解像度のブロックと高解像度のブロックの組み合わせを学習し,辞書として保持しなければならない.しかし,先行研究では少ない学習事例によって辞書の効率を上げるための検討が十分になされていない.本稿では無駄のない学習データ生成を目標とし,辞書容量に対するPSNRの改善率を最大にするような学習方法について検討した.実験の結果,わずか536組のパッチデータによってPSNRを約1dB改善できることがわかった.

  一般社団法人電子情報通信学会, 2011年11月11日, 電子情報通信学会技術研究報告 : 信学技報, 111(284) (284), 35 - 40, 日本語


• I-025 学習型超解像における高周波パッチの探索および生成手法(超解像,I分野:グラフィクス・画像)

  中矢 知宏, 近松 慎伍, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2011年09月07日, 情報科学技術フォーラム講演論文集, 10(3) (3), 337 - 338, 日本語


• H-010 マルチモーダル入力に対応した重み付き多数決による識別器(一般物体認識,H分野:画像認識・メディア理解)

  辻 亮弥, 西田 喬士, 百崎 将志, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2011年09月07日, 情報科学技術フォーラム講演論文集, 10(3) (3), 123 - 124, 日本語


• C-12-6 コンパレータのバラツキ補正回路を用いた弛張発振回路(アナログ要素回路,C-12.集積回路,一般セッション)

  志賀 誠一郎, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2011年08月30日, 電子情報通信学会ソサイエティ大会講演論文集, 2011(2) (2), 81 - 81, 日本語


• C-12-51 超低電力CMOS温度センサ回路の評価(センサ、電源回路、デジタル,C-12.集積回路,一般セッション)

  永山 淑, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2011年08月30日, 電子情報通信学会ソサイエティ大会講演論文集, 2011(2) (2), 126 - 126, 日本語


• 超低電圧ディジタル回路に向けた入出力論理補正レベルシフタ回路

  大崎 勇士, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  本橋では,低電圧ディジタル回路から出力される小振幅信号を大振幅信号に変換可能なレベルシフタを提案する.提案するレベルシフタはレベル変換回路と入出力論理補正回路で構成される.レベル変換回路は入力信号の電圧レベルと入力信号の否定の電圧レベルを比較する.これにより,回路間の電源電圧差に依存することなく,振幅の大きな出力信号を生成する.論理補正回路は,入力信号と出力信号の論理を監視し,入出力の論理が一致しないときのみ動作する.提案するレベルシフタは,入力信号が変化するときのみ電流を消費するため,超低電力動作が可能である.0.35-μmプロセスの実測において,0.4V振幅の小振幅信号を3V振幅の大振幅信号に変換可能であることを確認した.0.4V,10kHzの矩形波の信号を変換するとき,提案レベルシフタは,58nWの超低消費電力で動作することを確認した.

  一般社団法人電子情報通信学会, 2011年07月14日, 電子情報通信学会技術研究報告. ICD, 集積回路, 111(151) (151), 1 - 6, 日本語


• 基板バイアス制御を用いた超低電圧センスアンプ回路の高速化

  増田 長太郎, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  本研究は,センスアンプの性能向上を目的とし,消費電力を増加させることなく高速動作を実現する手法を提案する.提案するセンスアンプ回路では,プリチャージ動作を担うMOSFETの基板電位を制御する事によって,動作時間を向上させる.また,その際に流れる基板リーク電流を出力ノートのプリチャージに再利用することで,消費電力の増加を抑制する.提案回路は,従来回路に対して,プリチャージ動作時間が86.9%短縮された.また,消費電力オーバーヘッドは8.6%であった.

  一般社団法人電子情報通信学会, 2011年07月14日, 電子情報通信学会技術研究報告. ICD, 集積回路, 111(151) (151), 7 - 12, 日本語


• A-1-4 超低電圧SRAM用センスアンプ回路のプリチャージ動作の高速化(A-1.回路とシステム,一般セッション)

  増田 長太郎, 廣瀬 哲也, 大崎 勇士, 松本 啓, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2011年02月28日, 電子情報通信学会総合大会講演論文集, 2011, 4 - 4, 日本語


• A-1-3 極低消費電力バンドギャップリファレンス回路の高精度化(A-1.回路とシステム,一般セッション)

  北村 隼也, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2011年02月28日, 電子情報通信学会総合大会講演論文集, 2011, 3 - 3, 日本語


• A-1-1 熱電変換素子を用いた電力変換インターフェース回路(A-1.回路とシステム,一般セッション)

  斉藤 友輔, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2011年02月28日, 電子情報通信学会総合大会講演論文集, 2011, 1 - 1, 日本語


• A-1-2 サブスレッショルドLSIに適したオンチップ電源回路の検討(A-1.回路とシステム,一般セッション)

  中村 大悟, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2011年02月28日, 電子情報通信学会総合大会講演論文集, 2011, 2 - 2, 日本語


• C-12-63 ナノアンペア電流源回路の電流バラツキ補正(C-12.集積回路,一般セッション)

  磯野 航輔, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2011年02月28日, 電子情報通信学会総合大会講演論文集, 2011(2) (2), 135 - 135, 日本語


• 超低電力CMOSスマート温度センサ回路

  永山淑, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2011年, 電子情報通信学会総合大会講演論文集, エレクトロニクス, 2, 106 - 106, 日本語


• C-12-24 書き込み安定性を向上させたサブスレッショルドSRAM(ばらつき補償・次世代回路,C-12.集積回路,一般セッション)

  松本 啓, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2010年08月31日, 電子情報通信学会ソサイエティ大会講演論文集, 2010(2) (2), 85 - 85, 日本語


• C-12-19 TFFを用いた相補構成スイッチトキャパシタ型DC-DCコンバータ(電源回路・ノイズ対策,C-12.集積回路,一般セッション)

  辻川 琢也, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2010年08月31日, 電子情報通信学会ソサイエティ大会講演論文集, 2010(2) (2), 80 - 80, 日本語


• I-068 局所ヒストグラムの時間変動に着目したディゾルブ検出(I分野:グラフィクス・画像,一般論文)

  前田 憲志, 田中 孝志, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2010年08月20日, 情報科学技術フォーラム講演論文集, 9(3) (3), 435 - 436, 日本語


• I-026 ウェーブレット係数の主成分分析を用いた学習型超解像(I分野:グラフィクス・画像,一般論文)

  中矢 知宏, 近松 慎伍, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2010年08月20日, 情報科学技術フォーラム講演論文集, 9(3) (3), 299 - 300, 日本語


• C-12-40 Source-Coupled Logic回路を用いたサブスレッショルドSRAMセルの検討(C-12.集積回路,一般セッション)

  松本 啓, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2010年03月02日, 電子情報通信学会総合大会講演論文集, 2010(2) (2), 117 - 117, 日本語


• C-12-44 適応バイアス技術を用いた極低消費電流コンパレータ(C-12.集積回路,一般セッション)

  椿 啓志, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2010年03月02日, 電子情報通信学会総合大会講演論文集, 2010(2) (2), 121 - 121, 日本語


• C-12-20 PVTバラツキ耐性を有する基準クロック発振回路(C-12.集積回路,一般セッション)

  磯野 航輔, 廣瀬 哲也, 大崎 勇士, 松本 啓, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2010年03月02日, 電子情報通信学会総合大会講演論文集, 2010(2) (2), 97 - 97, 日本語


• C-12-63 サブスレッショルドCMOSディジタル回路の遅延バラツキ補正アーキテクチャの評価(C-12.集積回路,一般セッション)

  大崎 勇士, 廣瀬 哲也, 松本 啓, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2010年03月02日, 電子情報通信学会総合大会講演論文集, 2010(2) (2), 140 - 140, 日本語


• C-12-64 デューティ制御回路を用いたスイッチトキャパシタ型DC-DCコンバータ(C-12.集積回路,一般セッション)

  辻川 琢也, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2010年03月02日, 電子情報通信学会総合大会講演論文集, 2010(2) (2), 141 - 141, 日本語


• C-12-65 低電圧サブスレッショルドLSIに向けたリニア・レギュレータ回路(C-12.集積回路,一般セッション)

  永山 淑, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2010年03月02日, 電子情報通信学会総合大会講演論文集, 2010(2) (2), 142 - 142, 日本語


• 回路構造を考慮した修正箇所候補抽出に基づく論理診断手法

  塩木 講輔, 渡辺 浩介, 岡田 匠史, 石原 俊郎, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  本稿では，回路構造を考慮した修正箇所抽出に基づく論理診断手法を提案する．従来の論理診断手法 EXLLS 法では，処理時間の増加により，5 箇所以上の誤りを同時に修正することができなかった．また，各不一致外部出力を頂点とする部分回路に対する論理診断処理によって，修正箇所を抽出するため，回路全体の修正には不要な箇所を抽出する可能性があった．提案手法では，回路構造を考慮して分割した部分回路から修正箇所候補を抽出する．具体的には，部分回路に対する修正箇所候補集合の生成処理の際に，1) クラスタ単位での組合せ箇所の絞込み処理と，2) 複数の不一致外部出力をまとめた部分回路に対する論理診断処理，を行う．これにより処理時間を短縮し，一度に 6 箇所の設計誤りまでの修正を可能とする．また回路全体の修正には不要な箇所の抽出を抑えることが可能となる．実験結果より，従来手法では修正不可能な回路例のうち，84.4% の回路で修正解が得られるとともに処理時間は最大 1/14 に削減され，提案手法の有効性が確認された．In this paper, we present an error diagnosis technique based on error location extracted from subcircuit using circuit structure. Conventional error diagnosis technique, called EXLLS, cannot rectify five or more errors in a subcircuit at the same time due to increase of processing time. Furthermore, this method can extract useless locations for rectifing the whole circuit due to diagnosis for each error subcicuit. Our technique extracts error locations from subcircut considering circuit structure. Concretely, we propose the two methods in the process of extracting error locations, i) screening error location sets using cluster of elements and ii) extracting error locations for multiple subcircuit which has two or more incorrect primary outputs. Thereby, this method shortens the processing time and can rectify six errors at the same time. Moreover, we can reduce the possibility of extracting locations which are not needed to rectify the whole circuit. Experimental results have shown that the proposed technique rectifies 84.4% circuits which cannot be corrected by conventional one. Furthermore, the processing time has been shortened by 1/14 in the best case.

  情報処理学会, 2009年11月25日, 研究報告システムLSI設計技術（SLDM）, 2009(33) (33), 1 - 6, 日本語


• ハイブリッド型CMOS論理構成の4-2加算器による乗算器のグリッチ削減

  小暮 武, 藤岡 達也, 雫 譲, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  本稿では，ハイブリッド型 CMOS 論理構成 4-2 加算器によって，乗算器のグリッチを削減する手法を提案する．従来のグリッチ削減手法では，信号の同期を図る付加回路による面積・消費電力の増加が問題であった．提案する加算器は，多段接続によりオン抵抗が高くなるパス・トランジスタ論理／トランスミッション・ゲートを利用して，付加回路を必要とせずにグリッチを削減する．また，駆動力の高い CMOS 論理を組み合わせ，動作速度の低下を抑制する．シミュレーションの結果，グリッチの動作率を 1/12 に削減できることを確認した．In this paper, we propose a technique to reduce glitches in a multiplier. Conventional techniques using flip-flops for synchronization increase area and power. Our 4-2 compressor using hybrid-CMOS logic style reduces glitches without additional circuits by using pass-transistor logic and transmission-gate which act like a high resistance when they are cascaded. In addition, CMOS inverter reduces speed deterioration. Evaluation results by simulation have shown that the proposed technique reduces glitch activity by 1/12.

  情報処理学会, 2009年11月25日, 研究報告システムLSI設計技術（SLDM）, 2009(20) (20), 1 - 6, 日本語


• A-1-40 MOSFETのキャリア移動度温度特性を利用した基準電流源回路(A-1.回路とシステム,一般セッション)

  鬼頭 豊明, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2009年03月04日, 電子情報通信学会総合大会講演論文集, 2009, 40 - 40, 日本語


• A-1-42 電源電圧制御によるサブスレッショルド・ディジタル回路のプロセスバラツキ補正技術(A-1.回路とシステム,一般セッション)

  大崎 勇士, 廣瀬 哲也, 松本 啓, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2009年03月04日, 電子情報通信学会総合大会講演論文集, 2009, 42 - 42, 日本語


• A-1-38 軽負荷動作時の逆流電流損失を改善した同期整流型DC-DCコンバータ(A-1.回路とシステム,一般セッション)

  辻川 琢也, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2009年03月04日, 電子情報通信学会総合大会講演論文集, 2009, 38 - 38, 日本語


• A-1-41 MOSトランジスタのしきい値電圧差を利用した参照電圧源回路(A-1.回路とシステム,一般セッション)

  松本 啓, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2009年03月04日, 電子情報通信学会総合大会講演論文集, 2009, 41 - 41, 日本語


• A-1-39 サブスレッショルドCMOS LSIに向けたスイッチトキャパシタ型DC-DCコンバータ(A-1.回路とシステム,一般セッション)

  石井 翔, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  一般社団法人電子情報通信学会, 2009年03月04日, 電子情報通信学会総合大会講演論文集, 2009, 39 - 39, 日本語


• I-026 赤外線サーモグラフィのための超解像手法(グラフィクス・画像,一般論文)

  幸田 真和, 黒木 修隆, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2008年08月20日, 情報科学技術フォーラム講演論文集, 7(3) (3), 251 - 252, 日本語


• I-091 Total Variationに基づく画像雑音除去の高速化手法(グラフィクス・画像,一般論文)

  大谷 宏文, 平田 健悟, 黒木 修隆, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2008年08月20日, 情報科学技術フォーラム講演論文集, 7(3) (3), 395 - 396, 日本語


• 野球中継番組におけるダイジェスト映像自動生成

  小方善貴, 中村 大輔, 片岡 充照, 黒木 修隆, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2008年, 情報科学技術フォーラム講演論文集, 99 - 100, 日本語


• I-040 ルームミラー装着式車内カメラの自動キャリブレーションと運転者の頭部位置推定(I分野:グラフィクス・画像)

  猪井 光作, 黒木 修隆, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2007年08月22日, 情報科学技術フォーラム一般講演論文集, 6(3) (3), 287 - 288, 日本語


• H-076 クローズドキャプションを用いたニュース番組におけるトピック分割手法(H分野:画像認識・メディア理解)

  樋上 直樹, 片岡 充照, 黒木 修隆, 沼 昌宏, 山本 啓輔

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2007年08月22日, 情報科学技術フォーラム一般講演論文集, 6(3) (3), 181 - 182, 日本語


• H-077 クローズドキャプションを用いた野球映像インデキシング(H分野:画像認識・メディア理解)

  中村 大輔, 山中 隆広, 片岡 充照, 黒木 修隆, 沼 昌宏, 山本 啓輔

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2007年08月22日, 情報科学技術フォーラム一般講演論文集, 6(3) (3), 183 - 184, 日本語


• 演算量を抑えたOFDM移動受信のためのICI除去

  佐藤 晋也, 堀内 俊介, 山本 昭徳, 河嶋 和美, 黒木 修隆, 沼 昌宏

  OFDM信号を移動受信する際に,ドップラー・シフトの影響によるキャリア間干渉(ICI)を受け性能劣化が生じる。本稿では,伝送路特性を用いて算出したICI成分を受信信号から減算することで,移動時の信号劣化を改善する手法を提案する。従来のICI算出法では大きな演算量を要していたが,マルチパスの伝送路特性を近似モデル化することにより,演算量を抑えつつICIを算出可能とした。

  一般社団法人電子情報通信学会, 2007年07月31日, 電子情報通信学会技術研究報告. WBS, ワイドバンドシステム : IEICE technical report, 107(183) (183), 19 - 23, 日本語


• K_040 赤外線ポインタと画像処理によるプレゼンテーション支援システム(K分野:ヒューマンコミュニケーション&インタラクション)

  二宮 憲一, 黒木 修隆, 横山 貴之, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2006年08月21日, 情報科学技術フォーラム一般講演論文集, 5(3) (3), 469 - 470, 日本語


• H_026 医療用液晶ディスプレイのための3倍密度誤差拡散法とその拡散係数の改善(H分野:生体情報科学)

  中出 優志, 黒木 修隆, 岡 伸洋, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2006年08月21日, 情報科学技術フォーラム一般講演論文集, 5(2) (2), 445 - 446, 日本語


• J_047 視覚特性を考慮した誤差拡散法によるディスプレイの高階調化(J分野:グラフィクス・画像)

  山本 和秀, 黒木 修隆, 沼 昌宏

  FIT(電子情報通信学会・情報処理学会)運営委員会, 2006年08月21日, 情報科学技術フォーラム一般講演論文集, 5(3) (3), 295 - 296, 日本語


• 相関演算結果を用いた8-VSBイコライザの面積削減

  河嶋 和美, 小西 悠介, 橋口 裕介, 山本 優, 沼 昌宏

  米国地上ディジタル放送に用いられている8－VSB方式はマルチパス妨害の影響を受けやすく，受信機の復調回路にマルチパス除去のための多段フィルタを含んだイコライザが必要になる。そのため，復調回路の中でイコライザが最も大きな面積を占めている。このイコライザに関して，相関演算の結果を利用した伝送路推定に基づいて必要なピット幅をもつ乗算器を割り当てることで，回路面積を削減する手法を提案する。シミュレーションの結果，乗算器のみの回路面積，消費電力を，従来のフィルタ演算部に比べていずれも約４０％削減できることが明らかとなった。Since the 8-VSB system used for terrestrial digital broadcasting system in U.S.A. is weak to multi-path disturbance, an eqUalizer using filter with many taps for multi-path removal is needed in the 8-VSB demodulator of a receiver. Therefore, the equalizer occupies the largest area in the 8-VSB demodulator. We propose a technique to reduce circuit area for 8-VSB equalizer by allocating multipliers with necessary bit length based on transmission line presumption using the result of correlation operation. The simulation results have shown that both circuit area and power consumption for multipliers are reduced by about 40％.

  一般社団法人情報処理学会, 2006年05月12日, 情報処理学会研究報告システムLSI設計技術（SLDM）, 2006(41) (41), 61 - 66, 日本語


• PD-SOIの動的ボディ・バイアス制御を利用したブートストラップ型パス・トランジスタ方式

  飯島 正章, 北村 雅之, 濱田 健司, 沼 昌宏, 多田 章, 前川 繁登

  本稿では, 論理回路の高速化と低消費電力化を両立するため, 低電源電圧動作に適した従来のブートストラップ型パス・トランジスタ方式に対してPD-SOIの動的ボディ・バイアスを適用する, Active Body-biasing Controlled (ABC)-Bootstrap PTL (Pass-Transistor Logic)を提案する.提案手法では, ブートストラップ回路によってトランジスタのボディへV_

  以上のフォワード・バイアスを印加する.さらに, パス・トランジスタのゲート電圧を高めるために, 従来のソース-ゲート間のカップリング容量C_のみならず, ソース-ボディ間のカップリング容量C_も利用する点を特徴とする.提案手法を評価するため, XORゲートおよび4ビット加算器を設計し, 0.18μm PD-SOIプロセスでの実装, 0.5V電源電圧での動作を想定し, HSPICEによる回路シミュレーションを行った.シミュレーション結果より, 速度を一定とした場合でABC-Bootstrap PTLにより40%の電力削減効果が示された.

  一般社団法人電子情報通信学会, 2005年12月16日, 電子情報通信学会技術研究報告. ICD, 集積回路, 105(476) (476), 31 - 36, 日本語


• 電荷再利用型動的ボディ電位制御によるSOI-CMOSの高速化手法

  北村 雅之, 飯島 正章, 濱田 健司, 沼 昌宏, 野谷 宏美, 多田 章, 前川 繁登

  本稿では, SOIデバイスの特徴を生かし, トランジスタのボディ電位を動的に制御することで, リーク電流を増加させずに高速化を行う手法を提案する.従来の動的ボディ電位制御手法には, 複雑な制御回路やバイアス用電源の付加による面積増加, ボディ電位の遷移時間が長いといった問題が存在した.提案する電荷再利用型動的ボディ電位制御では, nMOSのバイアス印加にpMOSの電荷を利用することで, バイアス用電源を用いなくても高速なボディ電位制御が可能である.SPICEシミュレーションで提案手法を評価した結果, 最大で20%遅延時間を短縮し, バイアス用電源を利用しなくても高速なボディ電位制御が可能であることを確認した.

  一般社団法人電子情報通信学会, 2005年12月16日, 電子情報通信学会技術研究報告. ICD, 集積回路, 105(476) (476), 37 - 42, 日本語


• 近赤外線パルス照明とステレオカメラを用いた運転手の頭部追跡手法

  小西 晋平, 黒木修隆, 山根 知之, 沼 昌宏, 山本啓輔

  車内向けカメラによる運転支援システムとして，居眠り検知システムや運転手の顔認識による盗難防止システムなどが期待されている．頭部追跡技術はこれらの前処理として重要である．しかし，車内映像では環境光や背景が刻々と変化するため，安定した頭部追跡を行うことは極めて難しい．そこで，近赤外線パルス照明で車内を照らし，その反射光を用いて画像処理を行うことにより，外乱光の影響を抑えながら頭部を検出する手法を提案する．実験では，対向車のヘッドライトが差し込む夜間走行時でも，平均検出誤差3．78cmの精度で頭部追跡できることを確認した．In recent years, image processing technologies to support safe driving are extensively studied. Driver's head tracking is important for such applications as doze monitor, automatic adjustment of headrest, and driver's face recognition. However, it is very difficult to trace the driver's head position due to noisy light condition inside the car. For robust head tracking under such condition, we propose a technique to divide the driver's image from background with a near-infrared pulse lighting. Experimental results for driving in the night, the proposed technique can trace a driver's bed position with a mean detection error of 3.78 cm.

  一般社団法人情報処理学会, 2005年09月05日, 情報処理学会研究報告高度交通システム（ITS）, 2005(89) (89), 19 - 23, 日本語


• 近赤外線パルス照明とステレオカメラを用いた運転手の頭部追跡手法

  小西 晋平, 黒木 修隆, 山根 知之, 沼 昌宏, 山本 啓輔

  車内向けカメラによる運転支援システムとして, 居眠り検知システムや運転手の顔認識による盗難防止システムなどが期待されている.頭部追跡技術はこれらの前処理として重要である.しかし, 車内映像では環境光や背景が刻々と変化するため, 安定した頭部追跡を行うことは極めて難しい.そこで, 近赤外線パルス照明で車内を照らし, その反射光を用いて画像処理を行うことにより, 外乱光の影響を抑えながら頭部を検出する手法を提案する.実験では, 対向車のヘッドライトが差し込む夜間走行時でも, 平均検出誤差3.78cmの精度で頭部追跡できることを確認した.

  一般社団法人電子情報通信学会, 2005年09月05日, 電子情報通信学会技術研究報告, 105(259) (259), 19 - 23, 日本語


• A Novel Layout Approach Using Dual Supply Voltage Technique on Body-Tied PD-SOI

  FUKUOKA Kazuki, IIJIMA Masaaki, HAMADA Kenji, NUMA Masahiro, TADA Akira

  This paper presents a novel layout approach using dual supply voltage technique. In Placing and Routing (P&R) phase, conventional approaches for dual supply voltages need to separate low supply voltage cells from high voltage ones. Consequently its layout tends to be complex compared with single supply voltage layout. Our layout approach uses cells having two supply voltage rails. Making these cells is difficult in bulk due to increase in area by n-well isolation or in delay by negative body bias caused by sharing n-well. On the other hand, making cells with two supply voltage rails is easy in body-tied PD-SOI owing to trench isolation of each body of transistor. Since our approach for dual supply voltages offers freedom for placement as much as conventional ones for single supply voltage, exsting P&R tools can be used without special operation. Simulation results with MCNC circuits and adders show that our approach reduces power by 23% and 25%, respectively, showing almost the same delay with single supply voltage layout.

  一般社団法人電子情報通信学会, 2004年12月01日, IEICE transactions on fundamentals of electronics, communications and computer sciences, 87(12) (12), 3244 - 3250, 英語


• PD-SOI のクロック・ゲーティング機構に対応したリーク電力削減手法

  福岡 一樹, 飯島 正章, 濱田 健司, 沼 昌宏, 多田 章

  本論文では，部分空乏型SOI （PD-SOI ）上のクロック・ゲーティング機構に対応するリーク電力削減手法を提案する．クロックの供給が停止している間のリーク電力を削減するために，フリップ・フロップ（FF ）とローカル・クロック・バッファを構成するトランジスタのスレッショルド電圧Vをローカル・クロックの状態に合わせてボディ・バイアスにより動的に制御することで，性能を低下させずにリーク電力を削減する点を特徴とする．特に，従来のバルク・プロセスではなくPD-SOI プロセスを対象とすることで，フォワード・バイアスによる1 クロック期間内でのV 制御を実現し，タイミング設計の複雑化を避けている．SPICE シミュレーションで提案手法を評価した結果，少ない面積とアクティブ電力のオーバヘッドでリーク電力を82%削減できることを確認した．This paper presents a technique for reducing leakage power of the circuits employing a clock gating scheme on Partially Depleted Silicon On Insulator (PD-SOI).To reduce leakage power while a local clock is disabled,V of each transistor in Flip-Flops (FFs)and local clock buffers is dynamically controlled by body biasing corresponding to the mode of the local clock.Using PD-SOI is the key to control V within one clock cycle by forward biasing and to reduce leakage power without speed degradation.The SPICE simulation results have shown that the proposed technique reduces leakage power by 82%with small area and active power penalty.

  一般社団法人情報処理学会, 2004年05月15日, 情報処理学会論文誌, 45(5) (5), 1236 - 1243, 日本語


• Application of Error Diagnosis Technique to Incremental Synthesis

  INOUE Hiroshi, IWASAKI Takahiro, SUGANE Toshifumi, NUMA Masahiro, YAMAMOTO Keisuke

  In an LSI design process, Engineering Change Orders (ECO's) are often given even after the layout process. This letter presents an approach to change the design to satisfy the new specification with ECO's by employing an error diagnosis technique. Our approach performs incremental synthesis using spare cells embedded on the original layout. Experimental results show that applying the error diagnosis technique to incremental synthesis is effective to suppress increase in delay time caused by ECO's.

  一般社団法人電子情報通信学会, 2003年12月01日, IEICE transactions on fundamentals of electronics, communications and computer sciences, 86(12) (12), 3214 - 3217, 英語


• 近接順位に基づくインデックスカラー画像の予測符号化

  黒木 修隆, 沼 昌宏, 山本 啓輔

  本論文では新しい予測誤差の概念に基づくインデックスカラー画像の可逆符号化手法を提案する．一般にインデックスカラー画像に対してLossless JPEGやCALICを適用すると，(1)予測関数が適切な値を算出できない，(2)予測誤差がカラーパレット上の色の登録順序によって変化する，などの点から，高い圧縮率を得ることは困難であった．これらの問題点を解決するために本論文では，予測誤差の表現方法として近接順位を用いる符号化手法を提案する．近接順位とは，3次元の色空間上に浮かぶ1つの色から見た他の色を，近さに基づいて順位付けすることにより得られる値である．提案手法では予測値と出現値の単純な差分を求めるのではなく，予測値に対する出現値の近接順位を求め，それをエントロピー符号化器に入力する．本手法により，カラーパレット上の色の登録順序には影響されない，高い圧縮率の符号化が可能になる．実験では，提案手法，BMP，GIF，PNG，Lossless JPEG，CALICを用いてホームページ上のロゴやディザ処理された自然画像などを符号化し，提案手法の有効性を確かめた．This paper presents a predictive coding technique for palletized images based on nearness ordering.Pixels in palletized images such as GIF formatted images with 256 colors are usually represented by index numbers in a color palette. To such images, it is impossible to get high efficient compression by using Lossless JPEG or CALIC because (1) the predictor does not work well for index numbers and (2) prediction errors depend on the order of colors in the palette. We propose a predictive coding with the idea of nearness ordering to overcome these problems. A nearness rank is a value assigned to each color based on the distance from the predicted color in 3-D color space. Our entropy coder encodes not prediction errors between predicted colors and original colors, but the nearness ranks assigned to these original colors. Experimental results of high compression ratios for palletized images, such as logos or dithering pictures, have shown the effectiveness of the proposed technique.

  一般社団法人情報処理学会, 2002年10月15日, 情報処理学会論文誌, 43(10) (10), 3191 - 3198, 日本語


• C-9-1 ディジタル・ディスプレイにおける発光パターン解析のためのフーリエ変換

  黒木 修隆, 川西 亮一, 沼 昌宏, 山本 啓輔

  一般社団法人電子情報通信学会, 2002年08月20日, 電子情報通信学会ソサイエティ大会講演論文集, 2002(2) (2), 40 - 40, 日本語


• C-9-2 ディジタル・ディスプレイにおけるサブフィールド法の一評価方法

  川西 亮一, 黒木 修隆, 沼 昌宏, 山本 啓輔

  一般社団法人電子情報通信学会, 2002年08月20日, 電子情報通信学会ソサイエティ大会講演論文集, 2002(2) (2), 41 - 41, 日本語


• C-9-3 ディジタル・ディスプレイにおける誤差拡散法の一評価方法

  小森 充朗, 黒木 修隆, 沼 昌宏, 山本 啓輔

  一般社団法人電子情報通信学会, 2002年08月20日, 電子情報通信学会ソサイエティ大会講演論文集, 2002(2) (2), 42 - 42, 日本語


• 帯域別動き補償を用いた動画像符号化とそのハードウェアによる実現

  皆見 利行, 馬場 隆行, 小林 中, 黒木 修隆, 沼 昌宏, 山本 啓輔

  ウェーブレット変換に基づく動画像符号化における動き補償に関して，階層間の相関性から得られる近似ベクトルを用いて第2階層以降の動きベクトル探索範囲を限定し，さらに近似ベクトルとの差分を符号化することで，動きベクトル検出演算量と動きベクトル符号量を削減する手法を提案する。本手法を計算機上に実装して行った実験の結果，従来の全検索法と同等の符号化効率を達成して複合画像の品質を保ちつつ，動きベクトル検出に要する処理時間を約5％削減可能となった。さらに，提案するウェーブレット変換に基づく動画像符号化器DVC-Wをハードウェアによって実現した。実時間処理に必要となる動作周波数について，本手法では全検索法を用いた場合の約78％に削減されることを確認した。We propose a novel sub-band video coding technique on wavelet transform with motion compensation employing prediction of motion vectors for the higher sub-bands on those in the lowest sub-band. Correlation between motion vectors for sub-bands is successfully used to shorten the processing time as well as the total code length. Experimental results using software implementation have shown 25% shorter processing time than the conventional full search method. Furthermore, we have implemented the video encoder including the proposed technique, called DVC-W (Digital Video Codec based on Wavelet transform), by hardware using FPGA's and memories. The clock frequency needed for real-time processing has been reduced to 78% by the proposed technique.

  一般社団法人情報処理学会, 2002年05月23日, 情報処理学会研究報告システムLSI設計技術（SLDM）, 2002(46) (46), 79 - 84, 日本語


• 帯域別動き補償を用いた動画像符号化とそのハードウェアによる実現

  皆見 利行, 馬場 隆行, 小林 中, 黒木 修隆, 沼 昌宏, 山本 啓輔

  ウェーブレット変換に基づく動画像符号化における動き補償に関して,階層間の相関性から得られる近似ベクトルを用いて第2階層以降の動きベクトル探索範囲を限定し,さらに近似ベクトルとの差分を符号化することで,動きベクトル検出演算量と動きベクトル符号量を削減する手法を提案する。本手法を計算機上に実装して行った実験の結果,従来の全探索法と同等の符号化効率を達成して復号画像の品質を保ちつつ,動きベクトル検出に要する処理時間を約25%削減可能となった。さらに,提案するウェーブレット変換に基づく動画像符号化器DVC-Wをハードウェアによって実現した。実時間処理に必要となる動作周波数について,本手法では全探索法を用いた場合の約78%に削減されることを確認した。

  一般社団法人電子情報通信学会, 2002年05月17日, 電子情報通信学会技術研究報告. VLD, VLSI設計技術, 102(73) (73), 37 - 42, 日本語


• CMOS／パス・トランジスタ混在論理の合成とレイアウト

  高田 賢吾, 福岡 一樹, 藤田 克也, 福冨弘敦, 黒木 修隆, 沼 昌宏, 瀧 和男, 山本 啓輔

  本稿では，論理関数の単純直交分解の結果を表す分解グラフを利用してCMOS論理とパス・トランジスタ論理を混在させることで，LSIの低消費電力化を実現する合成手法に基づき，多出力回路に対してさらなる論理共有を行い，トランジスタ数を削減する手法を提案する．さらに本手法による合成結果に対して既存ツールによるレイアウトを実現し，実配線を考慮した評価を行うために，CMOS/パス・トランジスタ混在論理用スタンダード・セルライブラリを開発した．このライブラリを用いてベンチマーク回路のレイアウトを行い，実配線を考慮した評価を行った．その結果，CMOS回路，パス・トランジスタ論理回路，および従来手法で合成した回路に対して，16例のベンチマーク回路についての平均で，それぞれ48%，7%，7%の低消費電力化を達成した．We present an improved synthesis method for low power circuits combining CMOS and pass transistor logic (PTL) based on the previous method using decomposition graphs obtained as the result of simple disjunctive decomposition.The proposed method introduces a few techniques for sharing larger part of sub-circuits in a multi-output circuit.In addition,we have developed a standard cell library to evaluate our method based on the layout results using commercial layout tools.This cell library have been applied to the layout design of benchmark circuits,and we have evaluated the results.As the result,power dissipation has been reduced by 48% compared to CMOS,and by 7% to PTL,and by 7% to the previous method in average for 16 circuits.

  一般社団法人情報処理学会, 2002年05月15日, 情報処理学会論文誌, 43(5) (5), 1357 - 1360, 日本語


• An LUT-based multiple error diagnosis technique using symbolic simulation with truth variables

  NUMA M.

  2002年, J. Inf. Process. Soc. Jpn., 43(5) (5), 1252 - 1259


• 誤り追跡入力と論理関数処理を併用したFPGA対応論理診断手法

  沼 昌宏, 井上 宏, 黒木 修隆, 山本 啓輔

  本論文では, LUT型FPGAで実現された組合せ回路に含まれる多重設計誤りの修正を行うEXL法を提案する.本手法では, 誤り追跡入力と呼ばれるパターンに基づく処理と, BDDに基づく論理関数処理を組み合わせている.パターンに基づく処理では, 従来のゲート回路を対象とする拡張X-伝搬法と同様に, 考慮すべき組合せ箇所数を大幅に削減することを目的とする.一方, 論理関数処理においては, 残存する各組合せ箇所について, LUT内部の機能を正しく決定することを目的とする.これら2種類の手法を併用することにより, 現実的な処理時間で、100%の限定率が達成された.

  一般社団法人電子情報通信学会, 2001年10月01日, 電子情報通信学会論文誌. D-1, 情報・システム 1-情報処理, 84(10) (10), 1474 - 1483, 日本語


• CMOS／パス・トランジスタ論理の混在による低消費電力回路の合成

  高田 賢吾, 神野元彰, 黒木 修隆, 沼 昌宏, 瀧 和男, 山本 啓輔

  パス・トランジスタ論理は，CMOS論理と比較して少ないトランジスタ数で論理回路を実現できる場合が多いが，いかなる回路に対しても有利とは限らない．(N)OR，(N)ANDなどの単純な関数については，CMOS論理が有利となる場合が多い．そこで，論理関数の単純直交分解の結果を表す分解グラフをもとに，CMOS論理をパス・トランジスタ論理と混在させることでトランジスタ数を削減し，低消費電力化を実現する手法を提案する．分解グラフをもとに，単純な関数についてはCMOS論理を適用する一方で，パス・トランジスタ論理で構成する他の部分にはBDD（Binary Decision Diagram）分割を適用し，必要となる中間バッファ数を削減する．本手法による40例のMCNCベンチマーク回路に対する実験の結果，面積最小化指向で合成したCMOS回路や，SPL回路に対して，それぞれ幾何平均で27%，12%の低消費電力化を実現した．Logic functions can be implemented with fewer transistors based on the pass transistor logic (PTL) than on the static CMOS logic in many cases, but not always.For simple functions such as (N)OR and (N)AND,static CMOS logic circuits can often be implemented with fewer transistors than PTL.In order to reduce transistor counts for lower power dissipation,we propose a method to synthesize logic circuits combining CMOS and PTL based on the decomposition graph obtained as the result of simple disjunctive decomposition for a given logic function.Based on the decomposition graph, we implement simple functions with CMOS logic.On the other hand,we implement the other functions with PTL based on sliced BDD (Binary Decision Diagram) to reduce buffer counts.On a set of 40 MCNC benchmarks,our method has synthesized circuits with lower power dissipation by 27% than area-oriented CMOS,and by 12% than SPL.

  一般社団法人情報処理学会, 2001年04月15日, 情報処理学会論文誌, 42(4) (4), 967 - 974, 日本語


• 汎用エンジンRM-Vを対象とする高位合成システム

  室屋 友和, 橋本 匡史, 高林 宏忠, 黒木 修隆, 沼 昌宏

  電気学会, 2000年11月01日, 電気学会論文誌. C, 電子・情報・システム部門誌 = The transactions of the Institute of Electrical Engineers of Japan. C, A publication of Electronics, Information and System Society, 120(11) (11), 1637 - 1643, 日本語


• 256色モードにおけるMPEG再生のための高速ディザ処理

  黒木 修隆, 沼 昌宏

  電気学会, 2000年11月01日, 電気学会論文誌. C, 電子・情報・システム部門誌 = The transactions of the Institute of Electrical Engineers of Japan. C, A publication of Electronics, Information and System Society, 120(11) (11), 1622 - 1628, 日本語


• 汎用エンジンRM-Vとその応用

  山口 卓也, 安西 伸介, 水谷 敦, 黒木 修隆, 沼 昌宏

  電気学会, 2000年11月01日, 電気学会論文誌. C, 電子・情報・システム部門誌 = The transactions of the Institute of Electrical Engineers of Japan. C, A publication of Electronics, Information and System Society, 120(11) (11), 1629 - 1636, 日本語


• 汎用エンジンRM－Vを対象とする高位合成システム

  室屋 友和, 橋本 匡史, 高林 宏忠, 黒木 修隆, 沼 昌宏

  内部の論理を電気的に書替え可能なLSIであるFPGAとメモリから構成された汎用エンジンRM-V (Reconfigurable Machine-V)を対象とする，高位合成システムRMAC-V (Reconfigurable Machine Application Compiler for RM-V)を開発した。本システムでは，C言語による動作記述を入力し，RTレベルのVHDL記述を合成する。アプリケーションのメモリ・アクセスに要するクロック数を削減するために，マルチクロック・スケジューリングと行アドレスの先行入力を提案している。WTE(Wavelet Transform Engine)を用いた実験の結果，従来手法と比較して総クロック数が33％削減される効果が確認された。This paper presents a high-level synthesis system, called RMAC-V (Reconfigurable Machine Application Compiler for RM-V), for applications using SDRAMs implemented on the flexible architecture of RM-V (Reconfigurable Machine-V) combining FPGAs and memories. Given an application program written in the C language, RMAC-V produces an RT-level hardware description in VHDL. To reduce the cock counts needed to access memories, RMAC-V introduces two techniques: multi-clock scheduling and preloading row address. Experimental results on Wavelet Transform Engine (WTE) have shown 33% fewer total clock counts than those with conventional method.

  一般社団法人情報処理学会, 2000年05月11日, 情報処理学会研究報告システムLSI設計技術（SLDM）, 2000(37) (37), 41 - 47, 日本語


• 誤り追跡入力と論理関数処理を併用したFPGA対応論理診断手法

  井上 宏, 皆見 利行, 水谷 浩二, 黒木 修隆, 沼 昌宏

  本稿では，LUT型FPGAで実現された回路に含まれる多重設計誤りの修正を行うEXL法を提案する。本手法では，誤り追跡入力と呼ばれるパターンに基づく処理と，BDDに基づく論理関数処理を組み合わせている。パターンに基づく処理では，従来のゲート回路を対象とする拡張X?伝搬法と同様に，考慮すべき組合せ箇所数を大幅に削減することを目的とする。一方，論理関数処理においては，残存する各組合せ箇所について，LUT内部の機能を正しく決定することを目的とする。これら2種類の手法を併用することにより，現実的な処理時間で，100％の限定率が達成された。This paper presents an approach to rectify multiple logic design errors in LUT-based FPGA design. This approach, called EXL-algorithm, combines two kinds of techniques: a pattern-based technique for locating errors like in the EXM-algorithm, and a BDD-based formal technique to fix LUT function at each location. This combination allows the EXL-algorithm to rectify errors of LUT functions within practical processing time at 100% hit ratio.

  一般社団法人情報処理学会, 2000年05月11日, 情報処理学会研究報告システムLSI設計技術（SLDM）, 2000(37) (37), 49 - 56, 日本語


• 汎用エンジシRM－Vとその応用

  山口 卓也, 安西 伸介, 水谷 敦, 黒木 修隆, 沼 昌宏

  内部の論理を電気的に書替え可能なLSIであるFPGA (Field Programmable Gate Array)とメモリから構成される汎用エンジンRM-V (Reconfigurable Machine-V)を開発するとともに，画像処理の高速化に応用した。RM-Vは，大規模FPGAと，大容量SDRAM，高速SRAMから成る複数のメモリバンクをモジュールに搭載する。ウェーブレット変換，ブラインド・デコンボリューション，フラクタルを用いた解像度変換等の画像処理に応用した結果，ソフトウェア処理と比較して，およそ10倍から30倍の処理速度向上効果が確認された。以前のプロトタイプであるRM-IVに対して，数倍の周波数での動作が確認されるとともに，従来は実現が困難であったアプリケーションの実現が可能となった。This paper presents Reconfigurable Machine: RM-V developed to accelerate a wide range of applications on the flexible hardware architecture combining FPGAs and memories. RM-V consists of larger scale FPGAs, SRAMs, and SDRAMs offering ×6.8 gate capacity and ×170 memory capacity compared to the former prototype: RM-IV. RM-V offers higher flexibility and scalability by using application specific based-board on which one to four module-boards are mounted. Experimental results with image processing applications have shown that RM-V works at about ×10 to ×30 processing speed compared to software processing.

  一般社団法人情報処理学会, 2000年05月11日, 情報処理学会研究報告システムLSI設計技術（SLDM）, 2000(37) (37), 33 - 39, 日本語


• 汎用エンジンRM-Vとその応用

  山口 卓也, 安西 伸介, 水谷 敦, 黒木 修隆, 沼 昌宏

  内部の論理を電気的に書替え可能なLSIであるFPGA(Field Programmable Gate Array)とメモリから構成される汎用エンジンRM-V(Reconfigurable Machine-V)を開発するとともに, 画像処理の高速化に応用した。RM-Vは, 大規模FPGAと, 大容量SDRAM, 高速SRAMから成る複数のメモリバンクをモジュールに搭載する。ウェーブレット変換, ブラインド, デコンボリューション, フラクタルを用いた解像度変換等の画像処理に応用した結果, ソフトウェア処理と比較して、およそ10倍から30倍の処理速度向上効果が確認された。以前のプロトタイプであるRM-IVに対して, 数倍の周波数での動作が確認されるとともに, 従来は実現が困難であったアプリケーションの実現が可能となった。

  一般社団法人電子情報通信学会, 2000年05月05日, 電子情報通信学会技術研究報告. VLD, VLSI設計技術, 100(36) (36), 9 - 15, 日本語


• 誤り追跡入力と論理関数処理を併用したFPGA対応論理診断手法

  井上 宏, 皆見 利行, 水谷 浩二, 黒木 修隆, 沼 昌宏

  本稿では, LUT型FPGAで実現された回路に含まれる多重設計誤りの修正を行うEXL法を提案する。本手法では, 誤り追跡入力と呼ばれるパターンに基づく処理と, BDDに基づく論理関数処理を組み合わせている。パターンに基づく処理では, 従来のゲート回路を対象とする拡張X-伝搬法と同様に, 考慮すべき組合せ箇所数を大幅に削減することを目的とする。一方, 論理関数処理においては, 残存する各組合せ箇所について, LUT内部の機能を正しく決定することを目的とする。これら2種類の手法を併用することにより, 現実的な処理時間で, 100%の限定率が達成された。

  一般社団法人電子情報通信学会, 2000年05月05日, 電子情報通信学会技術研究報告. VLD, VLSI設計技術, 100(36) (36), 25 - 32, 日本語


• 汎用エンジンRM-Vを対象とする高位合成システム

  室屋 友和, 橋本 匡史, 高林 宏忠, 黒木 修隆, 沼 昌宏

  内部の論理を電気的に書替え可能なLSIであるFPGAとメモリから構成された汎用エンジンRM-V(Reconfigurable Machine-V)を対象とする, 高位合成システムRMAC-V(Reconfigurable Machine Application Compiler for RM-V)を開発した。本システムでは, C言語による動作記述を入力し, RTレベルのVHDL記述を合成する。アプリケーションのメモリ・アクセスに要するクロック数を削減するために, マルチクロック・スケジューリングと行アドレスの先行入力を提案している。WTE(Wavelet Transform Engine)を用いた実験の結果, 従来手法と比較して総クロック数が33%削減される効果が確認された。

  一般社団法人電子情報通信学会, 2000年05月05日, 電子情報通信学会技術研究報告. VLD, VLSI設計技術, 100(36) (36), 17 - 23, 日本語


• 修正可能な設計誤りの多重度を向上させた論理診断手法

  井上 宏, 増田 浩平, 黒木 修隆, 沼 昌宏

  組合せ論理回路に含まれる論理設計誤りを自動的に診断・修正する手法の1つである拡張X-伝搬法では，処理時間の問題により，多重度3を超える設計誤りの診断は困難であった．本稿では，修正可能な設計誤りの多重度を向上させるために，各外部出力の機能仕様との一致/不一致を考慮して部分回路に分割したうえで論理診断を行う手法を提案する．回路全体に含まれる設計誤りの個数 $m$ よりも小さな多重度 $k$ による修正を部分回路に対して繰り返し試みることで，一度に診断対象とする素子数を小さくする．実験の結果，多重度3を超える設計誤りを含む回路の多くが修正可能になるとともに，処理時間短縮の効果が確認された．Rectification of four or more design errors in a combinational circuit based on the EXM-algorithm,an existing algorithm for logic diagnosis,has been difficult due to processing time.This paper presents a logic diagnosis technique applicable tofour or more design errors employing iterative diagnosis procedurefor subcircuits extracted based on the correctness of primary output functions.By handling the subcircuits,the proposed algorithm reduces both the number of gates andthe number of logic design errors to be considered at once for logic diagnosis.Experimental results demonstrate that most of circuits includingfour or more design errors can be rectified within shorter processing time.

  一般社団法人情報処理学会, 2000年04月15日, 情報処理学会論文誌, 41(4) (4), 970 - 973, 日本語


• Three-Dimensional Prediction for Lossless Coding of Digital RGB Image

  Kuroki Nobutaka, Nomura Takanori Kameda Masashi, Numa Masahiro, Hirano Kotaro

  神戸大学, 1999年11月, 神戸大學工學部研究報告, 46, 69 - 79, 英語


• BDD分割を用いたパス・トランジスタ論理の合成

  高田 賢吾, 井上 真一, 沼 昌宏, 瀧 和男, 平野 浩太郎

  BDD (Binary Decision Diagram)を用いてパス・トランジスタ論理回路を合成する場合 入力変数の数に比例するBDDの段数の増加によって 遅延時間が長くなる. また "H"レベルを回復させるために挿入するバッファの数が増大する. そこで BDDの任意のレベル区間を分離できるBDD分割を用いたパス・トランジスタ論理の合成手法を提案する. これによりBDDの段数を削減でき 遅延時間と挿入するバッファ数を削減することができる.In case of using BDD (Binary Decision Diagram) to synthesize pass transistor logic circuits, the circuit delay and the number of intermediate buffers increase according to the number of BDD stages, which is proportional to the number of primary inputs. We propose a synthesis technique for pass transistor logic based on sliced BDD, which is able to reduce the number of BDD stages, the circuit delay, and the number of transistors.

  一般社団法人情報処理学会, 1999年04月15日, 情報処理学会論文誌, 40(4) (4), 1557 - 1564, 日本語


• 帯域間予測を用いた階層的ブラインドデコンボリューション

  増田 裕一, 黒木 修隆, 沼 昌宏, 平野 浩太郎

  画像復元問題の一解法として, 帯域間予測を用いた階層的ブラインドデコンボリューションを提案する.従来の階層的ブラインドデコンボリューションでは, 帯域分割後の高域成分の復元が困難であった.そこで本論文では, 低域成分の復元結果から帯域間予測を用いて高域成分を予測し, これらの合成結果を次の階層の初期画像とすることで復元画像の品質向上を図る手法を提案する.提案手法および従来手法による復元能力の比較実験の結果, 帯域間予測の有効性を確認した.

  一般社団法人電子情報通信学会, 1998年12月, 電子情報通信学会論文誌. D-2, 情報・システム 2-情報処理, 81(12) (12), 2712 - 2717, 日本語


• A Reconfigurable Machine : RM-III and Its Applications

  Numa Masahiro, Kuroki Nobutaka, Hirano Kotaro

  神戸大学, 1998年01月23日, 神戸大學工學部研究報告, 44, 77 - 85, 英語


• ゲートレベル組合せ回路の単一論理設計誤りに対する診断手法

  吉川 篤志, 梶原 誠司, 沼 昌宏, 樹下 行三

  本論文では,ゲートレベルの組合せ回路に対する論理設計誤りの診断手法を提案し,更にその誤りを修正する方法について考察する.本手法では,論理設計誤りをゲートレベルでモデル化して考え,診断手法としては,多重縮退故障のテスト生成に用いられるベクトルペア解析を利用する.論理設計誤りが原因で生じる信号値を縮退故障が原因で生じる信号値に対応させることにより,ベクトルペア解析を応用した誤り診断が可能となる.ベクトルペア解析を用いた診断の結果は,正常回路への修正方法の指針をも与える.但し,信号線欠落による誤りに対しては,ベクトルペア解析では十分診断できず,テストベクトルに対するゲート入力の制御値の影響を考慮することで診断可能となる.また,誤りの可能性がある領域をより絞るための手法を提案する.更に,ISCAS'85のべンチマーク回路に対する実験結果により,本手法の単一論理設計誤りに対する有効性を示す.

  一般社団法人電子情報通信学会, 1996年12月25日, 電子情報通信学会論文誌. D-1, 情報・システム 1-コンピュータ, 79(12) (12), 1009 - 1016, 日本語


• 汎用エンジンRM-I : RM-IVと応用例

  沼 昌宏

  CADにおける特定の処理を高速化するため,ワイヤード論理を用いた専用エンジン,マイクロプログラム制御を用いたエンジン,汎用の並列計算機の利用が行われてきたが,いずれも柔軟性・汎用性と処理性能間のトレード・オフの問題から逃れることは不可能であった。 この問題を解決するために,我々は汎用エンジン(Reconfigurable Machine)の概念を提案し,そのプロトタイプ・マシンとしてこれまでにRM-I, -II, -III, -IVを開発した。汎用エンジンでは,高速化の対象とする処理をFPGA上にワイヤード論理で実現するとともに,必要なデータを格納するメモリを用意することで,多様な処理を単体で実行可能としている。論理シミュレーション,論理診断等のCAD処理にとどまらず,ウェーブレット変換やブラインド・デコンボリューションなどの画像処理,シストリック・アレイ構造に基づく行列積演算処理にも適用した。その結果,従来の専用エンジンと同等の処理性能と,高い柔軟性の両立が可能であることを確認した。

  一般社団法人電子情報通信学会, 1996年12月13日, 電子情報通信学会技術研究報告. VLD, VLSI設計技術, 96(425) (425), 119 - 126, 日本語


• ゲート素子の過剰/欠落に対応する論理診断手法

  梅硲 浩, 沼 昌宏, 平野 浩太郎

  論理回路の大規模化,複雑化に伴い,論理回路の自動設計が必要不可欠となっている。しかし,回路規模や性能に対する要求が厳しい場合は,人手設計に頼らざるを得ない。人手の加わった部分については,論理検証が不可欠であり,誤りの存在が確認された際の誤り追跡・修正の自動化が求められる。そこで本稿では,論理診断手法としてすでに提案されている拡張X-伝搬法において,その処理の煩雑さから従来対応していなかったゲート素子の過剰と欠落の二つの誤りに対応する手法を提案する。網羅的な処理を可能な限り回避しながら,検出率の向上を目指した。

  1996年09月04日, 全国大会講演論文集, 53, 31 - 32, 日本語


• サブバンドDCTに基づく画像伝送

  井田 智永, 柳野 智, 黒木 修隆, 沼 昌宏, 平野 浩太郎, Mitra Sanjit K.

  DCTによる画像符号化手法の問題点として、演算量の多さやブロック歪みの発生が挙げられる。これらの問題点を解決するために、DCTの高速アルゴリズムやサブバンド分割手法が提案されてきたが、それらの研究は個別に行われてきた。しかしDCTの高速アルゴリズムは実はサブバンド分割と密接な関係がある。本稿では両者の関係について述べた後、サブバンドDCTを用いた符号化手法を提案するJPEG方式との比較の結果,低ビットレートの符号化の際に良好な結果を得たので報告する。

  1996年09月04日, 全国大会講演論文集, 53, 351 - 352, 日本語


• コンピュータ通信による教育研究支援システム

  平野 浩太郎, 沼 昌宏, 黒木 修隆, 永井 豪彦

  コンピュータ通信を用いた教育研究支援システムの一例が紹介されている.ここでは研究室内の教育研究資料をもとに,画像や音声を含むマルチメディア・タイプのデータベースを構築し,それを公開するために,サーバ/クライアント方式の通信システムをパソコン上に構築している.学生はネットワークまたは電話回線を用いてサーバにアクセスすることができる.グラフィカルなインターフェースを通してサーバにアクセスすると「一般紹介」,「教育研究」,「社会サービス」,そして「交流サロン」の四つのコーナに入っていける.実験では初心者でも容易にこのシステムを使うことができた.

  一般社団法人電子情報通信学会, 1995年07月22日, 電子情報通信学会技術研究報告. ET, 教育工学, 95(176) (176), 91 - 96, 日本語


• HAAR WAVELET TRANSFORM WITH INTERBAND PREDICTION AND ITS APPLICATION TO IMAGE-CODING

  N KUROKI, M NUMA, T NOMURA, M KAMEDA, K HIRANO

  1995年04月, ELECTRONICS AND COMMUNICATIONS IN JAPAN PART III-FUNDAMENTAL ELECTRONIC SCIENCE, 78(4) (4), 103 - 114, 英語


• ベクトルペア解析を用いた論理設計誤りの診断について

  吉川篤志, 梶原 誠司, 沼 昌宏, 樹下 行三

  本論文では,ゲートレベルの組合せ回路に対する論理設計誤りの診断手法を提案し,更にそれらを修正するための手法について考察する.本手法では,多重縮退故障のテスト生成や診断に用いられるベクトルペア解析を利用する.設計誤りが原因で生じる信号値を縮退故障が原因で生じる信号値と対応づけることにより,ベクトルペア解析を応用して設計誤りの診断ができる.ベクトルペア解析の結果には,設計誤りの修正方法も示されている.ISCAS'85のベンチマーク回路に対する実験結果により,本手法の単一設計誤りに対する有効性を示す.

  一般社団法人電子情報通信学会, 1995年, 信学技報, FTC95 - 28, 日本語


• 帯域間予測を用いたハール・ウェーブレット変換と画像符号化への応用

  黒木 修隆, 野村 孝徳, 亀田 昌志, 沼 昌宏, 平野 浩太郎

  離散コサイン変換(DCT)やウェーブレット変換は画像信号の冗長抑圧に有効な手法として利用されているが,処理の複雑さやブロックひずみの発生が問題となっている.そこで本論文では,高速処理が可能であり,符号化に適し,かつブロックひずみの少ない再生画像が得られる帯域分割手法として,帯域間予測を用いたハール・ウェーブレット変換を提案する.本変換手法で用いる帯域間予測とは,帯域を2分割するたびに低域信号のこう配から高域信号を予測し,それをよりエントロピーの低い補正信号に変換する処理である.逆変換の際は正変換の際と同じ予測係数を用いて高域信号を予測し,これに補正信号を加算することによってもとの高域信号を再構成する.この予測処理ではアップサンプリングされた低域信号を滑らかに補間するような高域信号を生成するため,再生画像にブロックひずみが現れにくくなる.本論文では提案する帯域間予測処理をSSKFバンクを用いたサブバンド分割の考え方に基づいて詳しく解析した後に,本変換手法を用いた実画像データの帯域分割と符号化,プログレッシブビルドアップによる再生の実験を行い,本変換手法が画像データの符号化に有効であることを示す.

  一般社団法人電子情報通信学会, 1994年12月01日, 電子情報通信学会論文誌. A, 基礎・境界, 77(12) (12), 1738 - 1746, 日本語


• 汎用エンジンと論理診断への応用

  沼 昌宏, 菅沼 直昭, 黒木 修隆, 平野 浩太郎

  構成情報を電気的に設定することで内部諭理を変更できる複数のFPGAとメモリを相互に接続した構成によって、多様な用途に利用可能な汎用エンジンを提案する。従来LSIを対象とするCADの分野では、アルゴリズムの専用ハードウェア化によって高い処理性能を実現する、専用エンジンが開発されてきたが、徹底した専用化のために他の用途に利用できないという問題があった。汎用エンジンでは、FPGAの構成情報を複数用意するとともに、処理対象となるデータを格納するメモリを備えることによって、単一のハードウェアで複数の処理を実行する。比較的小規模の間題を対象とする汲用エンジンのプロトタイプとして、RM?I（Re?configurableMachine?I）を開発した。RM?Iは、5個のFPGAと386Kバイトのメモリから構成される。FPGA間の配線資源とメモリの利用効率が、RM?Iの速度向上の鍵となる。RM?I上に構築するアプリケーションとして、論理診断手法の一つである拡張X一伝搬法と論理シミュレータを実現した。実験の緒果、拡張X一伝搬法の複数の処理工程において、15MIPSの計算機上のソフトウェア処理に比べて約35?50倍の高速化が達成され、汎用エンジンが性能と柔軟性のトレードオフの問題への一解決策となることが示された。

  一般社団法人情報処理学会, 1994年11月15日, 情報処理学会論文誌, 35(11) (11), 2488 - 2499, 日本語


• 配線変更可能な汎用エンジンRM-III

  澄川 文徳, 垣原 雅己, 沼 昌宏, 平野 浩太郎

  内部の論理を自由に変更可能なFPGAとメモリ,配線をプログラムできるLSIを用い,多様な処理を高速にハードウェアで実行させる汎用エンジンRM-IIIを開発した。これまでに開発したRM-I,-IIでは,FPGA間の配線資源の制約が問題となっていた。RM-IIIでは,端子間の配線を自由に変更可能なLSIとそれを搭載したボードを用いることにより,この問題を解決する。イベント・ドリブン型論理シミュレータと,シストリック・アレイ型の行列積演算回路について実装した。その結果,シミュレータは200万イベント, 秒の処理性能を,行列積演算回路については,41万/秒の行列積を演算することができ,ソフトウェアと比較して,約44倍の高速化を達成した。

  一般社団法人電子情報通信学会, 1994年09月22日, 電子情報通信学会技術研究報告. CPSY, コンピュータシステム, 94(257) (257), 33 - 40, 日本語


• FPGA -その現状，将来とインパクト：2. FPGAを利用したアーキテクチャとシステム設計

  沼 昌宏

  一般社団法人情報処理学会, 1994年06月15日, 情報処理, 35(6) (6), 511 - 518, 日本語

• リアルタイムクロックに向けた超低消費電力32 kHz水晶発振回路

  木村亮平, 浅野大樹, 松本 香, 黒木修隆, 沼 昌宏, 毎田 修, 兼本大輔, 廣瀬哲也

  電子情報通信学会 ICD/CAS研究会 学生・若手研究会, 2019年12月, 日本語


• 低電圧エネルギーハーベスティングシステムに向けた超低消費電力電圧モニタ回路

  矢倉佳樹, 佐藤孝憲, 松本 香, 黒木修隆, 沼 昌宏, 毎田 修, 兼本大輔, 廣瀬哲也

  電子情報通信学会 ICD/CAS研究会 学生・若手研究会, 2019年12月, 日本語

  口頭発表（一般）


• ワイヤレス給電システムの位置自由度を改善するパワーマネジメント回路に関する研究

  沖田 翔, 増田創太, 松本 香, 黒木修隆, 沼 昌宏, 毎田 修, 兼本大輔, 廣瀬哲也

  電子情報通信学会 ICD/CAS研究会 学生・若手研究会, 2019年12月, 日本語

  口頭発表（一般）


• 畳み込みニューラルネットワークを用いたアスファルトのひび割れ検出と画像の自動スケール判断

  原口俊樹, 黒木修隆, 廣瀬哲也, 沼 昌宏

  令和元年電気関係学会関西連合大会, 2019年12月, 日本語

  口頭発表（一般）


• VGGとU-Netを組み合わせたニューラルネットワークによるグレースケール画像の自動着色

  原口俊樹, 黒木修隆, 廣瀬哲也, 沼 昌宏

  第18回情報科学技術フォーラム（FIT2019）, 2019年09月, 日本語


• CNNを用いた近赤外線画像のセグメンテーションとカラリゼーション

  岩峰晴也, 三浦大輝, 黒木修隆, 廣瀬哲也, 沼 昌宏

  第18回情報科学技術フォーラム（FIT2019）, 2019年09月, 日本語


• Skip-ConnectionとSeparable畳み込みを用いたCNNによる画像の単眼深度推定

  吉田昇馬, 黒木修隆, 廣瀬哲也, 沼 昌宏

  第18回情報科学技術フォーラム（FIT2019）, 2019年09月, 日本語


• 分岐構造のCNNによる高速な多クラス分類システムに関する研究

  村岡雄太, 黒木修隆, 廣瀬哲也, 沼 昌宏

  第18回情報科学技術フォーラム（FIT2019）, 2019年09月, 日本語


• CNNのハードウェア実装における全結合層のリソース削減手法に関する一検討

  川合勇気, 古川 巧, 黒木修隆, 廣瀬哲也, 沼 昌宏

  第18回情報科学技術フォーラム（FIT2019）, 2019年09月, 日本語

  口頭発表（一般）


• 極低電圧エネルギーハーベスティングに向けたスイッチトキャパシタ型昇圧コンバータ

  西 雅也, 中澤勇一郎, 松本 香, 黒木修隆, 沼 昌宏, 廣瀬哲也

  第32回 回路とシステムワークショップ, 2019年08月, 日本語


• 超低消費電力で動作するアクティブダイオードの設計

  松本 香, 中澤勇一郎, 黒木修隆, 沼 昌宏

  LSIとシステムのワークショップ2019, 2019年05月, 日本語

  口頭発表（一般）


• 論理再合成における遅延時間抑制に有効なRECONスペアセルの概略配置手法

  明石 淳平, AKASHI Junpei, 澤井 剛史, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  第17回情報科学技術フォーラム, 2018年09月, 日本語, 電子情報通信学会，情報処理学会, 国内会議

  口頭発表（一般）


• 誤り追跡入力の追加生成に基づく論理診断処理の効率化

  大村 祥吾, 竹崎 彩乃, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  第17回情報科学技術フォーラム, 2018年09月, 日本語, 電子情報通信学会，情報処理学会, 国内会議

  口頭発表（一般）


• セグメンテーションを組み合わせたDCGANによる画像の自動生成

  浦添 和哉, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第17回情報科学技術フォーラム, 2018年09月, 日本語, 電子情報通信学会，情報処理学会, 国内会議

  口頭発表（一般）


• CNNハードウェアにおけるDRAMアクセス量削減手法

  古川 巧, 望月 香那, 黒田 幸作, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  第17回情報科学技術フォーラム, 2018年09月, 日本語, 電子情報通信学会，情報処理学会, 国内会議

  口頭発表（一般）


• 4CH出力CNNを用いた超解像処理のハードウェア化

  鈴木 洸陽, 澤井 剛史, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  第17回情報科学技術フォーラム, 2018年09月, 日本語, 電子情報通信学会，情報処理学会, 国内会議

  口頭発表（一般）


• 低電圧・微弱環境エネルギー利用に向けたパワーマネジメントシステム

  山手 浩樹, 廣瀬 哲也, 浅野 大樹, 中澤 勇一郎, 神崎 脩斗, 黒木 修隆, 沼 昌宏

  LSIとシステムのワークショップ2018, 2018年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 国内会議

  ポスター発表


• 最大効率点追従制御を用いたスイッチトキャパシタ型降圧コンバータの高効率化

  神崎 脩斗, 廣瀬 哲也, 尾崎 年洋, 浅野 大樹, 中澤 勇一郎, 黒木 修隆, 沼 昌宏

  第31回 回路とシステムワークショップ, 2018年05月, 日本語, 電子情報通信学会, 国内会議

  口頭発表（一般）


• 過電流制御技術を用いた自己バイアス型シリーズレギュレータ

  LEE YOUNG GYUN, 廣瀬 哲也, 浅野 大樹, 神崎 脩斗, 黒木 修隆, 沼 昌宏

  第31回 回路とシステムワークショップ, 2018年05月, 日本語, 電子情報通信学会, 国内会議

  口頭発表（一般）


• アクティブダイオードに向けたヒステリシスコンパレータの設計

  松本 香, 廣瀬 哲也, 浅野 大樹, 辻 佑斗, 中澤 勇一郎, 黒木 修隆, 沼 昌宏

  第31回 回路とシステムワークショップ, 2018年05月, 日本語, 電子情報通信学会, 国内会議

  口頭発表（一般）


• A self-biased low-dropout linear regulator for ultra-low power battery management

  OZAKI Toshihiro, HIROSE Tetsuya, ASANO Hiroki, KUROKI Nobutaka, NUMA Masahiro

  IEEE EDS Kansai Chapter, The 17th Kansai Colloquium Electron Devices Workshop, 2018年01月, 日本語, The Institute of Electrical and Electronics Engineers, 国内会議

  [招待有り]

  口頭発表（招待・特別）


• 時間計測アプリケーションに向けた抵抗レスで面積利用効率の高い超低電力フルオンチップ弛張発振回路

  浅野 大樹, 廣瀬 哲也, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  電子情報通信学会 集積回路研究専門委員会 学生・若手研究会, 2017年12月, 日本語, 電子情報通信学会集積回路研究専門委員会, 国内会議

  口頭発表（一般）


• 超低消費電力32-kHzリアルタイムクロック生成回路

  浅野 大樹, 廣瀬 哲也, 椿 啓志, 三好 太朗, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  平成29年度VDECデザイナーズフォーラム, 2017年09月, 日本語, 東京大学大規模集積システム設計教育研究センター, 国内会議

  口頭発表（一般）


• 畳み込みニューラルネットワークを用いた赤外線画像のカラー化

  三浦 大輝, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第16回情報科学技術フォーラム, 2017年09月, 日本語, 電子情報通信学会，情報処理学会, 国内会議

  口頭発表（一般）


• 畳み込みニューラルネットワークと生成型学習法を用いたコンクリートのひび割れ抽出

  岡田 大幹, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第16回情報科学技術フォーラム, 2017年09月, 日本語, 電子情報通信学会，情報処理学会, 国内会議

  口頭発表（一般）


• 極低入力電圧エネルギーハーベスティングに向けた昇圧コンバータの設計

  辻 佑斗, 廣瀬 哲也, 尾崎 年洋, 浅野 大樹, 黒木 修隆, 沼 昌宏

  LSIとシステムのワークショップ2017, 2017年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 国内会議

  ポスター発表


• リアルタイムクロックに向けた電流比較型超低電力フルオンチップRC発振器

  浅野 大樹, 廣瀬 哲也, 椿 啓志, 三好 太朗, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  LSIとシステムのワークショップ2017, 2017年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 国内会議

  ポスター発表


• 時間計測アプリケーションに向けた超低電力フルオンチップ電流比較型RC発振器

  浅野 大樹, 廣瀬 哲也, 椿 啓志, 三好 太朗, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  電子情報通信学会 集積回路研究専門委員会 集積回路研究会, 2017年01月, 日本語, 電子情報通信学会集積回路研究専門委員会, みやじま杜の宿, 国内会議

  口頭発表（一般）


• 適応バイアス技術を用いた低電流・高速スイッチトキャパシタ型増幅回路

  竹川 和希, 廣瀬 哲也, 尾崎 年洋, 浅野 大樹, 黒木 修隆, 沼 昌宏

  電子情報通信学会 集積回路研究専門委員会 集積回路研究会 学生・若手研究会, 2016年12月, 日本語, 電子情報通信学会集積回路研究専門委員会, 東京工業大学, 国内会議

  ポスター発表


• 超低電力・環境発電デバイスに向けた最大発電量予測システム

  佐藤 孝憲, 廣瀬 哲也, 尾崎 年洋, 浅野 大樹, 黒木 修隆, 沼 昌宏

  電子情報通信学会 集積回路研究専門委員会 集積回路研究会 学生・若手研究会, 2016年12月, 日本語, 電子情報通信学会集積回路研究専門委員会, 東京工業大学, 国内会議

  ポスター発表


• 畳み込みニューラルネットワークを用いたモノクロ画像のカラリゼーション

  嵐 悠登, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第15回情報科学技術フォーラム（FIT2016）, 2016年09月, 日本語, 国内会議

  口頭発表（一般）


• 近似を導入した簡略化アルゴリズムに基づくRNN回路のリソース削減と高効率化

  村田 大智, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  電子情報通信学会 リコンフィギャラブルシステム研究会, 2016年09月, 日本語, 国内会議

  口頭発表（一般）


• ぶれ画像復元のためのPSF推定に関する研究

  野原 広志, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第15回情報科学技術フォーラム（FIT2016）, 2016年09月, 日本語, 国内会議

  口頭発表（一般）


• ハードウェア化に適した近似関数の導入によるRNN回路のリソース削減と低消費電力化

  村田 大智, 望月 香那, 黒田 幸作, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  第15回情報科学技術フォーラム（FIT2016）, 2016年09月, 日本語, 国内会議

  口頭発表（一般）


• SIFT特徴点を用いたPoint Cloudの位置合わせ手法に関する研究

  山口 裕大, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第15回情報科学技術フォーラム（FIT2016）, 2016年09月, 日本語, 国内会議

  口頭発表（一般）


• 高速起動を特徴とした間欠動作型VLSIシステム用32-MHzオンチップクロック源回路

  浅野 大樹, 廣瀬 哲也, 三好 太朗, 椿 啓志, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  電子情報通信学会 集積回路研究専門委員会 集積回路研究会, 2016年08月, 日本語, 電子情報通信学会集積回路研究専門委員会, 中央電気倶楽部, 国内会議

  口頭発表（一般）


• 1マイクロ秒以内の高速起動を特徴とする高精度32-MHz弛張発振器

  浅野 大樹, 廣瀬 哲也, 三好 太朗, 椿 啓志, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  平成28年度VDECデザイナーズフォーラム, 2016年08月, 日本語, 東京大学大規模集積システム設計教育研究センター, 東京大学大規模集積システム設計教育研究センター, 国内会議

  口頭発表（一般）


• 間欠動作型VLSIシステムに向けた高速起動可能な32-MHzフルオンチップ弛張発振器

  浅野 大樹, 廣瀬 哲也, 三好 太朗, 椿 啓志, 尾崎 年洋, 黒木 修隆, 沼 昌宏

  LSIとシステムのワークショップ2016, 2016年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 東京大学, 国内会議

  ポスター発表


• 連写画像におけるノイズ除去のための三次元NL-Means法

  小堀 寛和, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第14回情報科学技術フォーラム, 2015年09月, 日本語, 情報処理学会, 愛媛, 国内会議

  口頭発表（一般）


• 自己学習型超解像に適用するK-meansクラスタリング処理のハードウェアによる実現

  村田 大智, 切山 亜弓, 雫 譲, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  第14回情報科学技術フォーラム, 2015年09月, 日本語, 情報処理学会, 愛媛, 国内会議

  口頭発表（一般）


• 事前教師あり学習を適用したNetwork in Networkによる画像認識の高精度化

  古井 秀弥, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  第14回情報科学技術フォーラム, 2015年09月, 日本語, 情報処理学会, 愛媛, 国内会議

  口頭発表（一般）


• 局所的加重平均を用いた医用断層画像のノイズ除去手法

  加藤 裕, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第14回情報科学技術フォーラム, 2015年09月, 日本語, 情報処理学会, 愛媛, 国内会議

  口頭発表（一般）


• Deformable Part Modelsによる映像中の異常行動検出

  杉本 有, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第14回情報科学技術フォーラム, 2015年09月, 日本語, 情報処理学会, 愛媛, 国内会議

  口頭発表（一般）


• 幅広い電圧レベル変換を実現する低消費電力レベルシフタ

  松塚 凌, 廣瀬 哲也, 雫 譲, 黒木 修隆, 沼 昌宏

  平成27年度 VDECデザイナーズフォーラム, 2015年08月, 日本語, 東京大学大規模集積システム設計教育研究センター, 石川, 国内会議

  口頭発表（一般）


• 低電圧入力で動作するマイクロ環境発電のための高効率3端子昇圧コンバータ

  尾崎 年洋, 廣瀬 哲也, 長井 崇浩, 椿 啓志, 黒木 修隆, 沼 昌宏

  平成27年度 VDECデザイナーズフォーラム, 2015年08月, 日本語, 東京大学大規模集積システム設計教育研究センター, 石川, 国内会議

  口頭発表（一般）


• 振動エネルギーを用いた環境発電のための超低電力・適応バイアス型シリーズレギュレータ

  佐渡 健司, 廣瀬 哲也, 椿 啓志, 尾崎 年洋, 浅野 大樹, 松本 香, 黒木 修隆, 沼 昌宏

  第41回アナログRF研究会, 2015年07月, 日本語, 電子情報通信学会, 屋久島, 国内会議

  ポスター発表


• 低電圧エネルギー・ハーベスティングに向けた高効率3端子昇圧コンバータ

  尾崎 年洋, 廣瀬 哲也, 長井 崇浩, 椿 啓志, 黒木 修隆, 沼 昌宏

  LSIとシステムのワークショップ2015, 2015年05月, 日本語, 電子情報通信学会, 北九州, 国内会議

  ポスター発表


• 逐次比較AD コンバータに向けたコンパレータのオフセット補正アーキテクチャ

  上田 僚太, 廣瀬 哲也, 山内 貴仁, 椿 啓志, 黒木 修隆, 沼 昌宏

  電子情報通信学会 集積回路研究専門委員会 アナログRF研究会, 2014年07月, 日本語, 電子情報通信学会, 屋久島町, 国内会議

  ポスター発表


• 画質評価のための注視重要度の関数近似

  泉 直孝, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会技術研究報告, 2013年12月, 日本語, 電子情報通信学会, 浜松市, 国内会議

  口頭発表（一般）


• 超解像と誤差帰還を用いた電子ズームの構成方法

  菅原 佑貴, 土川 健斗, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第12回情報科学技術フォーラム（FIT2013）, 2013年09月, 日本語, 情報処理学会, 鳥取市, 国内会議

  口頭発表（一般）


• 事例参照型超解像における幾何学模様の学習

  土川 健斗, 菅原 佑貴, 泉 直孝, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第12回情報科学技術フォーラム（FIT2013）, 2013年09月, 日本語, 情報処理学会, 鳥取市, 国内会議

  口頭発表（一般）


• HOGを用いた識別器の構成方法と歩行者検出への応用

  後藤 弘樹, 井尻 将太, 大浦 淳貴, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第12回情報科学技術フォーラム（FIT2013）, 2013年09月, 日本語, 情報処理学会, 鳥取市, 国内会議

  口頭発表（一般）


• 低電圧エネルギー・ハーベスティングに向けた0.27-V入力，効率75%，オンチップ・チャージポンプ回路

  長井 崇浩, 廣瀬 哲也, 椿 啓志, 黒木 修隆, 沼 昌宏

  第26回 回路とシステムワークショップ, 2013年08月, 日本語, 電子情報通信学会, 淡路市, 国内会議

  口頭発表（一般）


• 適応バイアス電流生成技術を用いた超低電力・高速Rail-to-Railオペアンプ

  尾崎 年洋, 廣瀬 哲也, 椿 啓志, 黒木 修隆, 沼 昌宏

  LSIとシステムのワークショップ2013, 2013年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州市, 国内会議

  ポスター発表


• ばらつき補正技術を用いたシングルスロープADコンバータ

  中澤 明良, 廣瀬 哲也, 大崎 勇士, 椿 啓志, 黒木 修隆, 沼 昌宏

  LSIとシステムのワークショップ2013, 2013年05月, 日本語, 電子情報通信学会集積回路研究専門委員会, 北九州市, 国内会議

  ポスター発表


• 適応バイアス技術を用いた超低電力・高速Rail-to-Railオペアンプ

  尾崎年洋, 廣瀬 哲也, 椿 啓志, 黒木 修隆, 沼 昌宏

  電子情報通信学会 総合大会, 2013年03月, 日本語, 電子情報通信学会, 岐阜, 国内会議

  口頭発表（一般）


• 低参照電圧を用いた実時間計測用弛張発振回路

  椿 啓志, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  電子情報通信学会 総合大会, 2013年03月, 日本語, 電子情報通信学会, 岐阜, 国内会議

  口頭発表（一般）


• 超解像を用いたJPEGコーデックに関する一検討

  清川 正徳, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  情報処理学会オーディオビジュアル複合情報処理研究会, 2012年11月, 日本語, 情報処理学会, 福井市, 国内会議

  口頭発表（一般）


• カラー画像の主観的品質とSSIMの関係について

  泉 直孝, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会イメージ・メディア・クオリティ研究会, 2012年10月, 日本語, 電子情報通信学会, 京都市, 国内会議

  口頭発表（一般）


• 野球中継映像におけるスコアテロップのレイアウト認識

  貞元 太志, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会・情報処理学会 第11回情報科学技術フォーラム(FIT2012), 2012年09月, 日本語, 電子情報通信学会・情報処理学会, 東京都, 国内会議

  口頭発表（一般）


• 適応バイアス技術を用いた超低電力CMOSオペアンプの評価

  鶴屋 由美子, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏, 小林 修

  電子情報通信学会 ソサイエティ大会, 2012年09月, 日本語, 電子情報通信学会, 富山, 国内会議

  口頭発表（一般）


• 超低電圧ダイナミックコンパレータのためのオフセット電圧補正回路の高精度化

  増田 長太郎, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 ソサイエティ大会, 2012年09月, 日本語, 電子情報通信学会, 富山, 国内会議

  口頭発表（一般）


• 組合せ最適化アルゴリズムに基づくオブジェクトとラベルのレイアウト認識

  大浦 淳貴, OURA Junki, 辻 亮弥, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会・情報処理学会 第11回情報科学技術フォーラム(FIT2012), 2012年09月, 日本語, 電子情報通信学会, 東京都, 国内会議

  口頭発表（一般）


• 階層的超解像による電子ズームの構成方法

  菅原 佑貴, 橋本 明信, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会・情報処理学会 第11回情報科学技術フォーラム(FIT2012), 2012年09月, 日本語, 電子情報通信学会・情報処理学会, 東京都, 国内会議

  口頭発表（一般）


• マルチモーダル入力に対応した重み付き多数決による識別器のGPU による高速化

  佐々木 仁, 坂本 博之, 雫 譲, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会・情報処理学会 第11回情報科学技術フォーラム(FIT2012), 2012年09月, 日本語, 電子情報通信学会・情報処理学会, 東京都, 国内会議

  口頭発表（一般）


• コンパレータのバラツキ補正技術を用いた弛張発振回路の評価

  椿 啓志, 廣瀬 哲也, 大﨑 勇士, 志賀 誠一郎, 黒木 修隆, 沼 昌宏

  電子情報通信学会 ソサイエティ大会, 2012年09月, 日本語, 電子情報通信学会, 富山, 国内会議

  口頭発表（一般）


• ウェーブレット変換に基づく学習型超解像のGPU による高速化手法

  坂本 博之, 佐々木 仁, 雫 譲, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会・情報処理学会 第11回情報科学技術フォーラム(FIT2012), 2012年09月, 日本語, 電子情報通信学会・情報処理学会, 東京都, 国内会議

  口頭発表（一般）


• PVTバラツキ耐性を持つシングルスロープADコンバータ

  大﨑 勇士, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  電子情報通信学会 ソサイエティ大会, 2012年09月, 日本語, 電子情報通信学会, 富山, 国内会議

  口頭発表（一般）


• Bag-of-Visual Words 表現を用いた放送映像中の類似シーン検出

  井尻 将太, 貞元 太志, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会・情報処理学会 第11回情報科学技術フォーラム(FIT2012), 2012年09月, 日本語, 電子情報通信学会, 東京都, 国内会議

  口頭発表（一般）


• 二分木辞書を用いた学習型超解像のストリーム処理型アーキテクチャ

  道畠 昂平, 切山 亜弓, 北山 貴彦, 雫 譲, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  情報処理学会 DA シンポジウム2012, 2012年08月, 日本語, 情報処理学会, 下呂市, 国内会議

  口頭発表（一般）


• 充足可能性判定に基づく誤り追跡入力生成と機能特定を用いた論理診断手法

  片山 直樹, 松山 友紀, 渡辺 浩介, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  情報処理学会 DA シンポジウム2012, 2012年08月, 日本語, 情報処理学会, 下呂市, 国内会議

  口頭発表（一般）


• メタル配線により再構成可能なセルと論理再合成への応用

  下野 友大, 天満 健, 千崎 弘人, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  情報処理学会 DA シンポジウム2012, 2012年08月, 日本語, 情報処理学会, 下呂市, 国内会議

  口頭発表（一般）


• 適応バイアス型コンパレータを用いたSC型DC-DC コンバータ

  中村 大悟, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 総合大会, 2012年03月, 日本語, 電子情報通信学会, 岡山市, 国内会議

  口頭発表（一般）


• 低電圧カレントミラー回路を用いた高精度ナノアンペア電流源

  北村 準也, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 総合大会, 2012年03月, 日本語, 電子情報通信学会, 岡山市, 国内会議

  口頭発表（一般）


• 超低電力オペアンプの高速化技術

  鶴屋 由美子, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏, 小林 修

  電子情報通信学会 総合大会, 2012年03月, 日本語, 電子情報通信学会, 岡山市, 国内会議

  口頭発表（一般）


• 超低電圧ダイナミックコンパレータ回路のオフセットキャリブレーション手法の検討

  増田 長太郎, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 総合大会, 2012年03月, 日本語, 電子情報通信学会, 岡山市, 国内会議

  口頭発表（一般）


• 準連続モードで動作するデジタル制御昇圧回路

  斉藤 友輔, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 総合大会, 2012年03月, 日本語, 電子情報通信学会, 岡山市, 国内会議

  口頭発表（一般）


• 高分解能SAR ADCに向けた容量DACの面積削減の検討

  山内 貴仁, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 総合大会, 2012年03月, 日本語, 電子情報通信学会, 岡山市, 国内会議

  口頭発表（一般）


• 光エネルギー・ハーベスティングに向けたチャージポンプ回路の負荷電流特性改善

  長井 崇浩, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 総合大会, 2012年03月, 日本語, 電子情報通信学会, 岡山市, 国内会議

  口頭発表（一般）


• 逆流電流削減による差動型整流回路の変換効率改善

  塚元 瑞穂, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏, 橋本昌宜

  電子情報通信学会 総合大会, 2012年03月, 日本語, 電子情報通信学会, 岡山市, 国内会議

  口頭発表（一般）


• カラー画像の品質評価に関する検討

  泉 直孝, 中矢 知宏, 河嶋和美, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会 パターン認識・メディア理解研究会, 2012年03月, 日本語, 電子情報通信学会, 神戸市, 国内会議

  口頭発表（一般）


• 適応バイアス電流生成技術を用いたナノワットパワー・オペアンプの高速化

  鶴屋 由美子, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏, 小林 修

  STARCシンポジウムFY2011, 2012年02月, 日本語, STARC, 横浜市, 国内会議

  ポスター発表


• 学習型超解像のための高能率な辞書

  橋本 明信, 中矢 知宏, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会 画像工学研究会, 2011年11月, 日本語, 電子情報通信学会, 飯塚市, 国内会議

  口頭発表（一般）


• 超低電力CMOS温度センサの評価

  永山 淑, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 ソサイエティ大会, 2011年09月, 日本語, 電子情報通信学会, 札幌市, 国内会議

  口頭発表（一般）


• 学習型超解像における高周波パッチの探索および生成手法

  中矢 知宏, 近松 慎伍, 橋本 明信, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会・情報処理学会 第10回情報科学技術フォーラム(FIT2011), 2011年09月, 日本語, 電子情報通信学会・情報処理学会, 函館市, 国内会議

  口頭発表（一般）


• マルチモーダル入力に対応した重み付き多数決による識別器

  辻 亮弥, 西田 喬士, 百崎 将志, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会・情報処理学会 第10回情報科学技術フォーラム(FIT2011), 2011年09月, 日本語, 電子情報通信学会・情報処理学会, 函館市, 国内会議

  口頭発表（一般）


• コンパレータのバラツキ補正回路を用いた弛張発振回路

  志賀 誠一郎, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 ソサイエティ大会, 2011年09月, 日本語, 電子情報通信学会, 札幌市, 国内会議

  口頭発表（一般）


• 修正可能な外部出力数に着目した部分修正に基づく論理診断手法

  松山 友紀, 渡辺 浩介, 千崎 弘人, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  情報処理学会 DAシンポジウム2011, 2011年08月, 日本語, 情報処理学会, 下呂市, 国内会議

  口頭発表（一般）


• ビット構成の異なる加算器を組み合わせた木構造部分積加算回路による乗算器のグリッチ削減

  Son Yang-uk, 雫 譲, 小暮 武, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  情報処理学会 DAシンポジウム2011, 2011年08月, 日本語, 情報処理学会, 下呂市, 国内会議

  口頭発表（一般）


• SVMに基づく画像認識処理のGPUを用いた高速化手法

  佐々木 仁, 雫 譲, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  情報処理学会 DAシンポジウム2011, 2011年08月, 日本語, 情報処理学会, 下呂市, 国内会議

  口頭発表（一般）


• 超低電圧ディジタル回路に向けた入出力論理補正レベルシフタ回路

  大﨑 勇士, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  電子情報通信学会 集積回路研究会, 2011年07月, 日本語, 電子情報通信学会, 広島市, 国内会議

  口頭発表（一般）


• 基板バイアス制御を用いた超低電圧センスアンプ回路の高速化

  増田 長太郎, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 集積回路研究会, 2011年07月, 日本語, 電子情報通信学会, 広島市, 国内会議

  口頭発表（一般）


• 微小オフセット電圧による温度特性を改善した基準電流源回路

  大﨑 勇士, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  電子情報通信学会 第24回 シリコンアナログRF研究会, 2011年03月, 日本語, 電子情報通信学会, 東京, 国内会議

  口頭発表（一般）


• 熱電変換素子を用いた電力変換インターフェース回路

  斉藤 友輔, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2011年03月, 日本語, 電子情報通信学会, 東京, 国内会議

  口頭発表（一般）


• 超低電力CMOSスマート温度センサ回路

  永山 淑, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2011年03月, 日本語, 電子情報通信学会, 東京, 国内会議

  口頭発表（一般）


• 超低電圧SRAM用センスアンプ回路のプリチャージ動作の高速化

  増田 長太郎, 廣瀬 哲也, 大﨑 勇士, 松本 啓, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2011年03月, 日本語, 電子情報通信学会, 東京, 国内会議

  口頭発表（一般）


• 極低消費電力バンドギャップリファレンス回路の高精度化

  北村 準也, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2011年03月, 日本語, 電子情報通信学会, 東京, 国内会議

  口頭発表（一般）


• ナノアンペア電流源回路の電流バラツキ補正

  磯野 航輔, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2011年03月, 日本語, 電子情報通信学会, 東京, 国内会議

  口頭発表（一般）


• サブスレッショルド・ディジタルLSIに向けた遅延制御回路技術

  志賀 誠一郎, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2011年03月, 日本語, 電子情報通信学会, 東京, 国内会議

  口頭発表（一般）


• サブスレッショルドLSIに適したオンチップ電源回路の検討

  中村 大悟, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2011年03月, 日本語, 電子情報通信学会, 東京, 国内会議

  口頭発表（一般）


• A 95-nA, 523ppm/C, 0.6-uW CMOS Current Reference Circuit with Subthreshold MOS Resistor Ladder

  OSAKI Yuji, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  The 16th Asia and South Pacific Design Automation Conference, 2011年01月, 英語, IEEE, 横浜市, 国際会議

  口頭発表（一般）


• A CMOS Bandgap and Sub-Bandgap Voltage Reference Circuits for Nanowatt Power LSIs

  HIROSE Tetsuya, UENO Ken, KUROKI Nobutaka, NUMA Masahiro

  IEEE Asian Solid-State Circuits Conference 2011, 2010年11月, 英語, IEEE, 北京(中国), 国際会議

  口頭発表（一般）


• An incremental synthesis technique for ECO based on iterative procedure for error diagnosis and spare cell assignment

  WATANABE Kosuke, SENZAKI Hiroto, SHIOKI Kosuke, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  Synthesis And System Integration of Mixed Information technologies 2010 (SASIMI2010), 2010年10月, 英語, SASIMI Organizing Committee, Taipei,TW., 国際会議

  口頭発表（一般）


• An incremental synthesis technique based on error diagnosis and technology remapping for clusters

  SENZAKI Hiroto, WATANABE Kosuke, SHIOKI Kosuke, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  Synthesis And System Integration of Mixed Information technologies 2010 (SASIMI2010), 2010年10月, 英語, SASIMI Organizing Committee, Taipei,TW., 国際会議

  口頭発表（一般）


• 入力信号間に生じる遅延を考慮した桁上げ吸収回路の低消費電力化

  雫 譲, 藤岡 達也, 小暮 武, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  DA シンポジウム2010, 2010年09月, 日本語, 情報処理学会, 豊橋市, 国内会議

  口頭発表（一般）


• 書き込み安定性を向上させたサブスレッショルドSRAM

  松本 啓, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 ソサイエティ大会, 2010年09月, 日本語, 電子情報通信学会, さかい, 国内会議

  口頭発表（一般）


• 局所ヒストグラムの時間変動に着目したディゾルブ検出手法

  前田 憲志, 田中 孝志, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第9回情報科学技術フォーラム (FIT2010), 2010年09月, 日本語, 電子情報通信学会, 福岡市, 国内会議

  口頭発表（一般）


• クラスタ単位のセル割当てを用いた論理再合成手法

  千崎 弘人, 渡辺 浩介, 塩木 講輔, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  DA シンポジウム2010, 2010年09月, 日本語, 情報処理学会, 豊橋市, 国内会議

  口頭発表（一般）


• ウェーブレット係数の主成分分析を用いた学習型超解像

  中矢 知宏, 近松 慎伍, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  第9回情報科学技術フォーラム (FIT2010), 2010年09月, 日本語, 電子情報通信学会, 福岡市, 国内会議

  口頭発表（一般）


• TFFを用いた相補構成スイッチトキャパシタ型DC-DC コンバータ

  辻川 琢也, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 ソサイエティ大会, 2010年09月, 日本語, 電子情報通信学会, 堺市, 国内会議

  口頭発表（一般）


• Temperature Compensated Nano-Ampere CMOS Current Reference Circuit Using Small Offset Voltage

  OSAKI Yuji, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2010 International Conference on Solid State Devices and Materials, 2010年09月, 英語, JSAP, 東京, 国際会議

  口頭発表（一般）


• A nano-ampere current reference circuit and its temperature dependence control by using temperature characteristics of carrier mobilities

  HIROSE Tetsuya, OSAKI Yuji, KUROKI Nobutaka, NUMA Masahiro

  The 36th European Solid-State Circuits Conference, 2010年09月, 英語, IEEE, セビリア(スペイン), 国際会議

  口頭発表（一般）


• 適応バイアス技術を用いた超低電力コンパレータのチップ測定

  椿 啓志, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  STARCフォーラム/シンポジウム2010, 2010年08月, 日本語, 半導体理工学研究センター, 横浜市, 国内会議

  ポスター発表


• Write-Assisted Subthreshold SRAM by Using On-Chip Threshold Voltage Monitoring Circuit

  MATSUMOTO Kei, HIROSE Tetsuya, OSAKI Yuji, KUROKI Nobutaka, NUMA Masahiro

  2010 IEEE International 53rd Midwest Symposium on Circuits and Systems, 2010年08月, 英語, IEEE, シアトル(米国), 国際会議

  口頭発表（一般）


• Nano-Ampere CMOS Current Reference with Little Temperature Dependence Using Small Offset Voltage

  OSAKI Yuji, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  2010 IEEE International 53rd Midwest Symposium on Circuits and Systems, 2010年08月, 英語, IEEE, シアトル(米国), 国際会議

  口頭発表（一般）


• 低電圧ディジタルLSIのためのレベルコンバータ回路

  大﨑 勇士, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  電子情報通信学会 集積回路研究会, 2010年07月, 日本語, 電子情報通信学会, 大阪市, 国内会議

  口頭発表（一般）


• 超低電力で動作するオンチップ参照クロック源

  磯野 航輔, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  LSIとシステムのワークショップ2010, 2010年05月, 日本語, 電子情報通信学会, 北九州市, 国内会議

  ポスター発表


• サブスレッショルド・ディジタル回路のためのオンチップ遅延バラツキ補正回路の評価

  大﨑 勇士, 廣瀬 哲也, 松本 啓, 辻川 琢也, 黒木 修隆, 沼 昌宏

  LSIとシステムのワークショップ2010, 2010年05月, 日本語, 電子情報通信学会, 北九州市, 国内会議

  ポスター発表


• サブスレッショルドLSIにむけた低電圧レギュレータ回路

  永山 淑, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  LSIとシステムのワークショップ2010, 2010年05月, 日本語, 電子情報通信学会, 北九州市, 国内会議

  ポスター発表


• Super-Resolution Technique for Thermography with Dual-Camera System

  CHIKAMATSU Shingo, NAKAYA Tomohiro, KODA Masakazu, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  IEEE International Symposium on Circuits and Systems (ISCAS 2010), 2010年05月, 英語, IEEE, Paris,FR., 国際会議

  口頭発表（一般）


• 汎用監視支援システムの構築-動き特徴量の抽出-

  西田 喬士, 百崎 将志, 辻 亮弥, 熊谷 拓也, 黒木 修隆, 沼 昌宏

  第38回知能システムシンポジウム, 2010年03月, 日本語, 計測自動制御学会, 神戸市, 国内会議

  口頭発表（一般）


• 汎用監視支援システムの構築-HOG特徴量と動き特徴量を用いた識別-

  百崎 将志, 西田 喬士, 辻 亮弥, 熊谷 拓也, 黒木 修隆, 沼 昌宏

  第38回知能システムシンポジウム, 2010年03月, 日本語, 計測自動制御学会, 神戸市, 国内会議

  口頭発表（一般）


• 適応バイアス技術を用いた極低消費電流コンパレータ

  椿 啓志, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2010年03月, 日本語, 電子情報通信学会(IEICE), 仙台, 国内会議

  口頭発表（一般）


• 低電圧サブスレッショルドLSIに向けたリニア・レギュレータ回路

  永山 淑, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2010年03月, 日本語, 電子情報通信学会(IEICE), 仙台, 国内会議

  口頭発表（一般）


• デューティ制御回路を用いたスイッチトキャパシタ型DC-DCコンバータ

  辻川 琢也, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2010年03月, 日本語, 電子情報通信学会(IEICE), 仙台, 国内会議

  口頭発表（一般）


• サブスレッショルドCMOSディジタル回路の遅延バラツキ補正アーキテクチャの評価

  大崎 勇士, 廣瀬 哲也, 松本 啓, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2010年03月, 日本語, 電子情報通信学会(IEICE), 仙台, 国内会議

  口頭発表（一般）


• Source-Coupled Logic回路を用いたサブスレッショルドSRAMセルの検討

  松本 啓, 廣瀬 哲也, 大崎 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2010年03月, 日本語, 電子情報通信学会(IEICE), 仙台, 国内会議

  口頭発表（一般）


• PVTバラツキ耐性を有する基準クロック発振回路

  磯野 航輔, 廣瀬 哲也, 大崎 勇士, 松本 啓, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2010年03月, 日本語, 電子情報通信学会(IEICE), 仙台, 国内会議

  口頭発表（一般）


• 野球中継番組におけるテロップ情報を用いたダイジェスト映像自動生成

  田中 孝志, 小方 善貴, 片岡 充照, 黒木 修隆, 沼 昌宏

  映像情報メディア学会メディア工学研究会, 2009年12月, 日本語, ITE, 松本市, 国内会議

  口頭発表（一般）


• 回路構造を考慮した修正箇所候補抽出に基づく論理診断手法

  塩木 講輔, 渡辺 浩介, 岡田 匠史, 石原 俊郎, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  情報処理学会研究報告, 2009年12月, 日本語, IPSJ, 高知市, 国内会議

  口頭発表（一般）


• ハイブリッド型CMOS論理構成の4-2加算器による乗算器のグリッチ削減

  小暮 武, 藤岡 達也, 雫 譲, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  情報処理学会研究報告, 2009年12月, 日本語, IPSJ, 高知市, 国内会議

  口頭発表（一般）


• An on-chip delay compensation for nano-power subthreshold CMOS digital LSIs

  OSAKI Yuji, HIROSE Tetsuya, MATSUMOTO Kei, TSUJIKAWA Takuya, TSUBAKI Keishi, KUROKI Nobutaka, NUMA Masahiro

  Workshop on Information; Nano and Photonics Technology 2009, 2009年12月, 英語, 神戸大学, 連携創造本部先端研究推進部門, Kobe, Japan, 国際会議

  ポスター発表


• クロス形状フラクタルを用いた画像の高解像度化

  近松 慎伍, 中矢 知宏, 黒木 修隆, 廣瀬 哲也, 沼 昌宏

  電子情報通信学会第24回信号処理シンポジウム, 2009年11月, 日本語, IEICE, 鹿児島市, 国内会議

  口頭発表（一般）


• 極低電力サブスレッショルド・ディジタル回路のオンチップ遅延バラツキ補正技術

  大崎 勇士, 廣瀬 哲也, 松本 啓, 黒木 修隆, 沼 昌宏

  電子情報通信学会 集積回路研究会, 2009年10月, 日本語, 電子情報通信学会(IEICE), 東京, 国内会議

  口頭発表（一般）


• Variation Tolerant Subthreshold Adder Design for Ultra-low Power LSIs

  OSAKI Yuji, HIROSE Tetsuya, MATSUMOTO Kei, KUROKI Nobutaka, NUMA Masahiro

  The 35th European Solid-State Circuits Conference, 2009年09月, 英語, 米国電気電子学会(IEEE), Athens, Greece, 国際会議

  ポスター発表


• 素子のクラスタリングを用いた論理診断手法

  塩木 講輔, 岡田 匠史, 渡辺 浩介, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  情報処理学会DAシンポジウム2009, 2009年08月, 日本語, IPSJ, 加賀市, 国内会議

  口頭発表（一般）


• 信号線欠落に対応した論理診断における変更箇所数削減

  渡辺 浩介, 塩木 講輔, 岡田 匠史, 廣瀬 哲也, 黒木 修隆, 沼 昌宏

  情報処理学会DAシンポジウム2009, 2009年08月, 日本語, IPSJ, 加賀市, 国内会議

  口頭発表（一般）


• Switching-voltage detection and compensation circuits for ultra-low-voltage CMOS inverters

  MATSUMOTO Kei, HIROSE Tetsuya, OSAKI Yuji, KUROKI Nobutaka, NUMA Masahiro

  52nd. IEEE International Midwest Symposium on Circuits and Systems, 2009年08月, 英語, 米国電気電子学会(IEEE), Cancun, Mexico, 国際会議

  口頭発表（一般）


• Delay-compensation techniques for ultra-low-power subthreshold CMOS digital LSIs

  OSAKI Yuji, HIROSE Tetsuya, MATSUMOTO Kei, KUROKI Nobutaka, NUMA Masahiro

  52nd. IEEE International Midwest Symposium on Circuits and Systems, 2009年08月, 英語, 米国電気電子学会(IEEE), Cancun, Mexico, 国際会議

  口頭発表（一般）


• 逆流電流遮断による同期整流型DC-DCコンバータの電力変換効率改善

  辻川 琢也, 廣瀬 哲也, 大崎 勇士, 松本 啓, 黒木 修隆, 沼 昌宏

  東京大学VDECデザイナーズフォーラム2009, 2009年06月, 日本語, 東京大学VDEC, 東京, 国内会議

  ポスター発表


• PVTバラツキ特性を改善したサブスレッショルド電流源

  松本 啓, 廣瀬 哲也, 鬼頭 豊明, 大崎 勇士, 黒木 修隆, 沼 昌宏

  東京大学VDECデザイナーズフォーラム2009, 2009年06月, 日本語, 東京大学VDEC, 東京, 国内会議

  ポスター発表


• サブスレッショルド・ディジタル回路における遅延時間制御の一設計手法

  大崎 勇士, 廣瀬 哲也, 松本 啓, 辻川 琢也, 黒木 修隆, 沼 昌宏

  電子情報通信学会 LSIとシステムのワークショップ2009, 2009年05月, 日本語, 電子情報通信学会(IEICE), 北九州, 国内会議

  ポスター発表


• インダクタの逆流電流検出回路を用いた高効率同期整流型DC-DCコンバータ

  辻川 琢也, 廣瀬 哲也, 大崎 勇士, 松本 啓, 黒木 修隆, 沼 昌宏

  電子情報通信学会 LSIとシステムのワークショップ2009, 2009年05月, 日本語, 電子情報通信学会(IEICE), 北九州, 国内会議

  ポスター発表


• MOSFETのキャリア移動度温度特性を利用した基準電流源回路

  松本 啓, 廣瀬 哲也, 鬼頭 豊明, 大崎 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会 LSIとシステムのワークショップ2009, 2009年05月, 日本語, 電子情報通信学会(IEICE), 北九州, 国内会議

  ポスター発表


• 電源電圧制御によるサブスレッショルド・ディジタル回路のプロセスバラツキ補正技術

  大﨑 勇士, 廣瀬 哲也, 松本 啓, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2009年03月, 日本語, IEICE, 松山, 国内会議

  口頭発表（一般）


• 軽負荷動作時の逆流電流損失を改善した同期整流型DC-DCコンバータ

  辻川 琢也, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2009年03月, 日本語, IEICE, 松山, 国内会議

  口頭発表（一般）


• サブスレッショルドCMOS LSIに向けたスイッチトキャパシタ型DC-DCコンバータ

  石井 翔, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2009年03月, 日本語, IEICE, 松山, 国内会議

  口頭発表（一般）


• MOSFETのしきい値電圧差を利用した参照電圧源回路

  松本 啓, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2009年03月, 日本語, IEICE, 松山, 国内会議

  口頭発表（一般）


• MOSFETのキャリア移動度温度特性を利用した基準電流源回路

  鬼頭 豊明, 廣瀬 哲也, 大﨑 勇士, 黒木 修隆, 沼 昌宏

  電子情報通信学会総合大会, 2009年03月, 日本語, IEICE, 松山, 国内会議

  口頭発表（一般）


• An error diagnosis technique based on location sets to rectify subcircuits

  SHIOKI Kosuke, OKADA Narumi, ISHIHARA Toshiro, HIROSE Tetsuya, KUROKI Nobutaka, NUMA Masahiro

  15th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2009), 2009年03月, 英語, 沖縄, 国際会議

  ポスター発表


• ビットライン信号を用いたSOI-SRAMの高速化

  瀬戸 カヨコ, 鳥居 洋介, 飯島 正章, 沼 昌宏, 多田 章, 一法師 隆志

  平成20年電気関係学会関西支部連合大会, 2008年11月, 日本語, 京都, 国内会議

  ポスター発表


• An On-Chip Threshold Voltage Difference Monitor Circuit for Nano-Power Sub-threshold Digital LSIs

  K. Matsumoto, HIROSE Tetsuya, Y. Osaki, KUROKI Nobutaka, NUMA Masahiro

  Workshop on Information, Nano, and Photonics Technology, 2008年11月, 英語, 神戸大学産学連携推進本部, 神戸, 国際会議

  ポスター発表


• 野球中継番組におけるダイジェスト映像自動生成

  小方 善貴, 中村 大輔, 片岡 充照, 黒木 修隆, 沼 昌宏

  第7回情報科学技術フォーラム, 2008年09月, 日本語, 神奈川県藤沢市, 国内会議

  口頭発表（一般）


• 赤外線サーモグラフィのための超解像手法

  幸田 真和, 黒木 修隆, 沼 昌宏

  第7回情報科学技術フォーラム, 2008年09月, 日本語, 神奈川県藤沢市, 国内会議

  口頭発表（一般）


• Total Variationに基づく画像雑音除去の高速化手法

  大谷 宏文, 平田 健悟, 黒木 修隆, 沼 昌宏

  第7回情報科学技術フォーラム, 2008年09月, 日本語, 神奈川県藤沢市, 国内会議

  口頭発表（一般）


• 部分回路の修正箇所情報を利用した論理診断手法

  塩木 講輔, 岡田 匠史, 石原 俊郎, 黒木 修隆, 沼 昌宏

  情報処理学会DA シンポジウム2008, 2008年08月, 日本語, 静岡県浜松市, 国内会議

  口頭発表（一般）


• Fading Compensation for OFDM Mobile Reception Using Guard Interval

  OSAKI Yuji, SATO Shinya, HORIUCHI Syunsuke, KUROKI Nobutaka, NUMA Masahiro

  13th International OFDM-Workshop 2008, 2008年08月, 英語, Hamburg, Germany, 国際会議

  口頭発表（一般）


• An LUT-Based Error Diagnosis Technique Extended for Multiple Missing Line Errors Based on Iterative Diagnosis Procedure

  ISHIHARA Toshiro, ARAI Ryosuke, OKADA Narumi, KUROKI Nobutaka, NUMA Masahiro

  14th Workshop on Synthesis And System Integration of Mixed Information technologies, 2007年10月, 英語, IEEE Sapporo Section, 札幌市, 国際会議

  口頭発表（一般）


• An Error Diagnosis Technique Based on Specifications with Don't Cares

  OKADA Narumi, IIDA Takayuki, ISHIHARA Toshiro, KUROKI Nobutaka, NUMA Masahiro

  14th Workshop on Synthesis And System Integration of Mixed Information technologies, 2007年10月, 英語, IEEE Sapporo Section, 札幌市, 国際会議

  口頭発表（一般）


• ルームミラー装着式車内カメラの自動キャリブレーションと運転者の頭部位置推定

  猪井 光作, 黒木 修隆, 沼 昌宏

  第6回情報科学技術フォーラム, 2007年09月, 日本語, 情報処理学会, 豊田市, 国内会議

  口頭発表（一般）


• クローズドキャプションを用いた野球映像インデキシング

  中村 大輔, 山中 隆広, 片岡 充照, 黒木 修隆, 沼 昌宏, 山本 啓輔

  第6回情報科学技術フォーラム, 2007年09月, 日本語, 情報処理学会, 豊田市, 国内会議

  口頭発表（一般）


• クローズドキャプションを用いたニュース番組におけるトピック分割手法

  樋上 直樹, 片岡 充照, 黒木 修隆, 沼 昌宏, 山本 啓輔

  第6回情報科学技術フォーラム, 2007年09月, 日本語, 情報処理学会, 豊田市, 国内会議

  口頭発表（一般）


• 補正乗算器の動的割当てによるVSBイコライザの消費電力削減

  堀内 俊介, 佐藤 晋也, 山本 昭徳, 河嶋 和美, 黒木 修隆, 沼 昌宏

  情報処理学会 DA シンポジウム2007, 2007年08月, 日本語, 情報処理学会, 浜松市, 国内会議

  口頭発表（一般）


• 部分回路の修正解に含まれるドントケアを考慮した論理診断手法

  石原 俊郎, 温水 真一, 岡田 匠史, 新居 良祐, 黒木 修隆, 沼 昌宏

  情報処理学会 DA シンポジウム2007, 2007年08月, 日本語, 情報処理学会, 浜松市, 国内会議

  口頭発表（一般）


• 演算量を抑えたOFDM 移動受信のためのICI 除去

  佐藤 晋也, 堀内 俊介, 山本 昭徳, 河嶋 和美, 黒木 修隆, 沼 昌宏

  電子情報通信学会技術研究報告, 2007年08月, 日本語, 電子情報通信学会, 高知市, 国内会議

  口頭発表（一般）


• タイミングを考慮した論理再合成手法

  岡田 匠史, 石原 俊郎, 新居 良祐, 黒木 修隆, 沼 昌宏

  情報処理学会 DA シンポジウム2007, 2007年08月, 日本語, 情報処理学会, 浜松市, 国内会議

  口頭発表（一般）


• Active Body-Biasing Control Technique for Bootstrap Pass-Transistor Logic on PD-SOI at 0.5V-VDD

  IIJIMA Masaaki, KITAMURA Masayuki, HAMADA Kenji, FUKUOKA Kazuki, NUMA Masahiro, TADA Akira, MAEGAWA Shigeto

  第6回IEEE関西コロキアム・電子デバイスワークショップ, 2006年10月, 日本語, 大阪大学中之島センター, 国内会議

  [招待有り]

  口頭発表（招待・特別）


• 赤外線ポインタと画像処理によるプレゼンテーション支援システム

  二宮 憲一, 黒木 修隆, 沼 昌宏

  FIT2006, 2006年09月, 日本語, 福岡大学, 国内会議

  口頭発表（一般）


• 視覚特性を考慮した誤差拡散法によるディスプレイの高階調化

  山本 和秀, 黒木 修隆, 沼 昌宏

  FIT2006, 2006年09月, 日本語, 福岡大学, 国内会議

  口頭発表（一般）


• 医療用液晶ディスプレイのための3 倍密度誤差拡散法とその拡散係数の改善

  中出 優志, 黒木 修隆, 沼 昌宏

  FIT2006, 2006年09月, 日本語, 福岡大学, 国内会議

  口頭発表（一般）


• 不用セルを再利用する論理診断に基づく論理再合成手法

  石原 俊郎, 新居 良祐, 飯田 貴行, 沼 昌宏

  DA シンポジウム 2006, 2006年07月, 日本語, 遠鉄ホテル エンパイア, 国内会議

  口頭発表（一般）


• 相関演算結果を用いた8-VSBイコライザの面積削減

  河嶋 和美, 小西 悠介, 橋口 裕介, 山本 優, 沼 昌宏

  電子情報通信学会 VLSI設計技術研究会, 2006年05月, 日本語, 愛媛大学, 国内会議

  口頭発表（一般）


• 電荷再利用型動的ボディ電位制御によるSOI-CMOSの高速化手法

  北村 雅之, 飯島 正章, 濱田 健司, 沼 昌宏, 野谷 宏美, 多田 章, 前川 繁登

  電子情報通信学会集積回路研究会, 2005年12月, 日本語, 高知工科大学, 国内会議

  口頭発表（一般）


• PD-SOIの動的ボディ・バイアス制御を利用したブートストラップ型パス・トランジスタ方式

  飯島 正章, 北村 雅之, 濱田 健司, 沼 昌宏, 多田 章, 前川 繁登

  電子情報通信学会集積回路研究会, 2005年12月, 日本語, 高知工科大学, 国内会議

  口頭発表（一般）


• 近赤外線パルス照明とステレオカメラを用いた運転手の頭部追跡手法

  小西 晋平, 黒木 修隆, 山根 知之, 沼 昌宏, 山本 啓輔

  電子情報通信学会ITS研究会, 2005年09月, 日本語, 機械振興会館, 国内会議

  口頭発表（一般）


• 複数の信号線欠落誤りに対応した論理診断手法

  新居 良祐, 山中 隆弘, 飯田 貴行, 菅根 利文, 黒木 修隆, 沼 昌宏

  DAシンポジウム2005, 2005年08月, 日本語, 情報処理学会 システムLSI設計技術研究会, 遠鉄ホテルエンパイア, 国内会議

  口頭発表（一般）


• OFDM復調用FFTの消費電力削減

  山本 優, 橋口 裕介, 中西 将之, 黒木 修隆, 沼 昌宏

  DAシンポジウム2005, 2005年08月, 日本語, 情報処理学会 システムLSI設計技術研究会, 遠鉄ホテルエンパイア, 国内会議

  口頭発表（一般）


• 機能仕様におけるドントケア条件を考慮した論理診断手法

  飯田 貴行, 菅根 利文, 岩崎 隆広, 井上 宏, 沼 昌宏

  DAシンポジウム2004,247-252, 2004年, 日本語, 情報処理学会 システムLSI設計技術研究会, 遠鉄ホテルエンパイア, 国内会議

  口頭発表（一般）


• プール再代入に基づく論理診断手法

  井上 宏, 菅根 利文, 飯田 貴行, 沼 昌宏

  DAシンポジウム2004,253-258, 2004年, 日本語, 情報処理学会 システムLSI設計技術研究会, 遠鉄ホテルエンパイア, 国内会議

  口頭発表（一般）


• フローティングS01に対応したリーク電力・面積削減手法

  濱田 健司, 飯島 正章, 福岡 一樹, 沼 昌宏, 多田 章

  DAシンポジウム2004,319-324, 2004年, 日本語, 情報処理学会 システムLSI設計技術研究会, 遠鉄ホテルエンパイア, 国内会議

  口頭発表（一般）


• クロック・ゲーティング機構を対象とするリーク電力削減手法

  福岡 一樹, 飯島 正章, 濱田 建司, 沼 昌宏, 多田 章

  情報処理学会関西支部大会,C-04,155-158, 2004年, 日本語, 情報処理学会, 未記入, 国内会議

  口頭発表（一般）


• OFDM復調用FFTの回路面積削減

  中西 将之, 小畠 久輝, 小林 中, 沼 昌宏

  DAシンポジウム2004,221-224, 2004年, 日本語, 情報処理学会 システムLSI設計技術研究会, 遠鉄ホテルエンパイア, 国内会議

  口頭発表（一般）


• Dual－VDDを用いた低消費電力S01レイアウト方式

  福岡 一樹, 飯島 正章, 濱田 建司, 沼 昌宏, 多田 章

  DAシンポジウム2004,325-330, 2004年, 日本語, 情報処理学会 システムLSI設計技術研究会, 遠鉄ホテルエンパイア, 国内会議

  口頭発表（一般）


• 先見型動的ボディ制御によるSOILSIの高速化手法

  飯島 正章, 藤田 克也, 福岡 一樹, 沼 昌宏, 山本 啓輔, 高田 賢吾

  DAシンポジウム 2003, 2003年, 日本語, 情報物理学会, 遠鉄ホテルエンパイア（浜松市）, 国内会議

  口頭発表（一般）


• 設計変更に対応した論理再合成における診断対象回路抽出

  岩崎 隆広, 井上 宏, 管根 利文, 沼 昌宏, 山本 啓輔

  DAシンポジウム 2003, 2003年, 日本語, 情報物理学会, 遠鉄ホテルエンパイア（浜松市）, 国内会議

  口頭発表（一般）


• 医用画像DICOMの可逆圧縮に関する検討

  上田 篤史, 黒木 修隆, 沼 昌宏

  第2回情報科学技術フォーラム, 2003年, 日本語, 情報処理学会, 札幌学院大学, 国内会議

  口頭発表（一般）


• マルチカメラ映像からの球追跡のための一手法

  山根 知之, 黒木 修隆, 沼 昌宏

  第2回情報科学技術フォーラム, 2003年, 日本語, 情報処理学会, 札幌学院大学, 国内会議

  口頭発表（一般）


• ディスプレイの画素形状に応じた光学的画像処理による映像品質の改善

  眞邉 隆弘, 黒木 修隆, 沼 昌宏, 山本 啓輔

  映像情報メディア学年年次大会, 2003年, 日本語, 映像情報メディア学会, 未記入, 国内会議

  口頭発表（一般）


• ディジタルディスプレイのための疑似階調表現手法とその客観評価

  黒木 修隆, 沼 昌宏, 山本 啓輔

  映像情報メディア学年年次大会, 2003年, 日本語, 映像情報メディア学会, 未記入, 国内会議

  口頭発表（一般）


• サブフィールド法における発光パターンの解析と評価

  川西 亮一, 黒木 修隆, 沼 昌宏, 山本 啓輔

  映像情報メディア学年年次大会, 2003年, 日本語, 映像情報メディア学会, 未記入, 国内会議

  口頭発表（一般）


• BSディジタル放送用復調回路におけるイコライザの回路規模削減

  馬場 隆行, 小林 中, 小畠 久輝, 沼 昌宏, 山本 啓輔

  DAシンポジウム 2003, 2003年, 日本語, 情報物理学会, 遠鉄ホテルエンパイア（浜松市）, 国内会議

  口頭発表（一般）

• 電子情報通信学会


• 情報処理学会


• IEEE

• ECO対応設計手法と論理診断に基づく論理再合成手法によるLSI設計変更コスト削減

  沼 昌宏

  学術研究助成基金助成金／基盤研究(C), 2018年04月 - 2021年03月, 研究代表者

  競争的資金


• UNSATコアを活用した高性能論理診断手法とECOコスト削減への応用

  沼 昌宏

  学術研究助成基金助成金／基盤研究(C), 2015年04月 - 2018年03月, 研究代表者

  競争的資金


• CPU・GPU・ASIC同時開発のためのモデルベース画像処理設計ツールの構築

  黒木 修隆

  学術研究助成基金助成金／基盤研究(C), 2015年04月 - 2018年03月

  競争的資金


• ＢＤＤとＳＡＴソルバを組み合わせた高多重度論理診断手法とＥＣＯコスト削減への応用

  沼 昌宏

  科学研究費補助金／基盤研究(C), 2012年04月 - 2015年03月, 研究代表者

  競争的資金


• 画像処理ＬＳＩ設計のためのモデルベース自動合成ツールの構築

  黒木 修隆

  科学研究費補助金／基盤研究(C), 2012年04月 - 2015年03月

  競争的資金


• ＳＡＴソルバを利用した論理診断手法とＬＳＩ設計変更コスト削減への応用

  沼 昌宏

  科学研究費補助金／基盤研究(C), 2009年, 研究代表者

  競争的資金


• 論理設計誤りの自動修正とＬＳＩ設計変更コスト削減への応用

  沼 昌宏

  科学研究費補助金／基盤研究(C), 2006年, 研究代表者

  競争的資金

• 半導体装置(2)

  沼 昌宏, 北村 雅之

  特願2005-360347, 2005年12月14日, 大学長, 特許4884760, 2011年12月16日

  特許権


• 半導体装置(1)

  沼 昌宏, 飯島 正章

  特願2005-159178, 2005年05月31日, 大学長, 特許4869631, 2011年11月25日

  特許権


• コンパレータ回路

  廣瀬 哲也, 椿 啓志, 沼 昌宏

  特願44369, 2010年03月01日, 企業単独, 特許未登録, 2010年03月01日

  特許権


• コンテンツ選択支援装置

  沼 昌宏, 黒木 修隆, 山本 啓輔, 山村 隼之, 足立 一樹

  特願2002-262774, 2002年09月09日, 大学長, 特許4220202, 2008年11月21日

  特許権