研究者紹介システム

三木 拓司
ミキ タクジ
大学院科学技術イノベーション研究科 科学技術イノベーション専攻
准教授
電気通信工学関係
Last Updated :2021/07/25

研究者情報

所属

  • 【主配置】

    大学院科学技術イノベーション研究科 科学技術イノベーション専攻

学位

  • 博士(工学), 神戸大学

ジャンル

  • 情報・通信・メディア / 情報セキュリティ

研究活動

研究分野

  • ものづくり技術(機械・電気電子・化学工学) / 電子デバイス、電子機器

論文

  • Takuji Miki, Noriyuki Miura, Hiroki Sonoda, Kento Mizuta, Makoto Nagata

    Institute of Electrical and Electronics Engineers (IEEE), 2020年01月, IEEE Transactions on Circuits and Systems II: Express Briefs, 67 (1), 14 - 18, 英語

    [査読有り]

    研究論文(学術雑誌)

  • Takuji Miki, Makoto Nagata, Hiroki Sonoda, Noriyuki Miura, Takaaki Okidono, Yuuki Araga, Naoya Watanabe, Haruo Shimamoto, Katsuya Kikuchi

    IEEE, 2019年11月, 2019 IEEE Asian Solid-State Circuits Conference (A-SSCC)

    [査読有り]

    研究論文(国際会議プロシーディングス)

  • Takuji Miki, Makoto Nagata, Akihiro Tsukioka, Noriyuki Miura, Takaaki Okidono, Yuuki Araga, Naoya Watanabe, Haruo Shimamoto, Katsuya Kikuchi

    IEEE, 2019年10月, 2019 International 3D Systems Integration Conference (3DIC)

    [査読有り]

    研究論文(国際会議プロシーディングス)

  • Takuji MIKI, Noriyuki MIURA, Makoto NAGATA

    Institute of Electronics, Information and Communications Engineers (IEICE), 2019年07月01日, IEICE Transactions on Electronics, E102.C (7), 530 - 537

    [査読有り]

    研究論文(学術雑誌)

  • 楕円曲線デジタル署名アルゴリズムのASICチップ実装と評価

    佐藤聡介, 吉田弘樹, 門田和樹, 沖殿貴朗, 三木拓司, 三浦典之, 永田真

    2019年03月, 電子情報通信学会技術報告, 118 (458), 267 - 269, 日本語

    研究論文(研究会,シンポジウム資料等)

  • センサーMCUのAD変換器を悪用したアナログ情報漏洩・改竄攻撃

    水田 健人, 三木拓司, 三浦典之, 永田真

    2019年03月, 2019年電子情報通信学会総合大会, 日本語

    研究論文(研究会,シンポジウム資料等)

  • オンチップ電源回路によるサイドチャネル漏洩抑制効果の解析

    三木拓司, 三浦典之, 永田真

    2019年03月, 2019年電子情報通信学会総合大会, 日本語

    研究論文(研究会,シンポジウム資料等)

  • A Thick Cu Layer Buried in Si Interposer Backside for Global Power Routing,

    ARAGA Yuuki, NAGATA Makoto, IKEDA Hiroaki, MIKI Takuji, MIURA Noriyuki, WATANABE Naoya, SHIMAMOTO Haruo, KIKUCHI Katsuya

    2019年03月, IEEE Transactions on Components, Packaging and Manufacturing Technology, 9 (3), 502 - 510, 英語

    [査読有り]

    研究論文(学術雑誌)

  • 暗号モジュールにおける電源ノイズとサイドチャネル漏洩の対策(Ⅰ)

    門田和樹, 佐藤聡介, 月岡暉裕, 沖殿貴朗, 三木拓司, 三浦典之, 永田真

    2018年10月, 電子情報通信学会学術報告, 7 - 11, 日本語

    研究論文(研究会,シンポジウム資料等)

  • Physical-Cyber境界におけるアナログ計測セキュリティ技術

    三木拓司, 水田健人, 三浦 典之, 永田 真

    2018年04月, 電子情報通信学会学術報告, 45 - 48, 日本語

    研究論文(研究会,シンポジウム資料等)

  • 逐次比較型AD変換器に対するサイドチャネル攻撃とその対策

    三木 拓司, 三浦 典之, 永田 真

    2018年03月, 電子情報通信学会総合大会, S - 22, 日本語

    研究論文(研究会,シンポジウム資料等)

  • 電荷再配分型SAR-ADCの変換基準電圧入力を悪用した情報改竄攻撃

    水田 健人, 三木 拓司, 三浦 典之, 永田 真

    2018年01月, 2018年暗号と情報セキュリティシンポジウム(SCIS2018), 1D1 - 4, 日本語

    研究論文(研究会,シンポジウム資料等)

  • Takuji Miki, Toshiaki Ozeki, Jun-ichi Naka

    This paper presents a 2-GS/s 8-bit 16x timeinterleaved (TI) analog-to-digital converter (ADC) for a millimeter-wave pulsed radar baseband system-on-chip (SoC). To suppress sampling timing errors among sub-ADCs, a foreground timing-skew calibration technique with small additional circuits is proposed. Measured spurious-free dynamic range and signal-to-noise distortion ratio at 1-GHz full Nyquist is, therefore, enhanced by 16 and 11 dB, respectively. Unlike conventional calibration techniques based on redundant ADCs or complicated digital calculations, additional circuit components are only several small resistors and a capacitor, resulting in only 0.4% area penalty. This area saving enables the compact integration of the radar baseband SoC with digital beamforming, where eight-channel TI-ADCs occupy the dominant chip area otherwise. Even though this is foreground, no system performance is sacrificed because the calibration sequence is closed loop and fast enough to be executed during an existing calibration interval in a periodic beam transmission sequence. The TI-ADCs are embedded on industrial SoC in a 40-nm CMOS process. The power consumption including the input buffer and the reference buffer is 54.2 mW from a 1.1-V supply, and figure of merit is 355 fJ/conversion step.

    IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 2017年10月, IEEE JOURNAL OF SOLID-STATE CIRCUITS, 52 (10), 2712 - 2720, 英語

    [査読有り]

    研究論文(学術雑誌)

  • Takuji Miki, Noriyuki Miura, Kento Mizuta, Shiro Dosho, Makoto Nagata

    In this paper, a 500 MHz-BW -52.5 dB-THD Voltage-to-Time Converter (VTC) in 28 nm CMOS is presented. A two-step transition inverter raises the Voltage-to-Time (VT) conversion gain to 100 ps/V which is >10x higher than a conventional current-starved inverter. The number of required inverter stages is reduced to 4 from 64, resulting in 1/8 conversion latency and thus 13.2 dB THD suppression at a 500 MHz full Nyquist frequency. A feedback control of the bias voltage in the two-step transition inverter suppresses PVT variations in the VT conversion gain. A test-chip measurement successfully demonstrates -52.5 dB THD at 500 MHz input frequency without sampling-and-hold circuits. Effective VT conversion range over +/-64 ps time difference is measured with 1.2 Vpp differential input while keeping high linearity of less than +/-0.53 LSB INL/DNL, which results in 1 ps/LSB conversion linearity. The proposed VTC occupies 84 um(2) silicon area and consumes 0.18 mW at 1 GS/s.

    IEICE-INST ELECTRONICS INFORMATION COMMUNICATIONS ENG, 2017年06月, IEICE TRANSACTIONS ON ELECTRONICS, E100C (6), 560 - 567, 英語

    [査読有り]

    研究論文(学術雑誌)

  • A 500MHz-BW-52.5dB-THD Voltage-to-Time Converter Utilizing a Two-Step Transition Inverter

    Takuji Miki, Noriyuki Miura, Kento Mizuta, Shiro Dosho, Makoto Nagata

    This paper presents a 500MHz-BW -52.5dB-THD Voltage-to-Time Converter (VTC) in 28nm CMOS. A two-step transition inverter raises the VT conversion gain to 100ps/V which is >10x higher than a conventional current-starved inverter. The number of required inverter stages is reduced to 4 from 64, resulting in 1/8 conversion latency and thus 13.2dB THD suppression at 500MHz full Nyquist. A test-chip measurement successfully demonstrates -52.5dB THD at 500MHz without sampling-and-hold. Effective VT conversion linearity is measured to be 1ps/LSB with INL/DNL of less than +/-0.53LSB. The proposed VTC consumes 84 mu m(2) silicon area and 0.18mW at 1GS/s.

    IEEE, 2016年, ESSCIRC CONFERENCE 2016, 141 - 144, 英語

    [査読有り]

    研究論文(国際会議プロシーディングス)

  • Noriyuki Miura, Shiro Dosho, Hiroyuki Tezuka, Takuji Miki, Daisuke Fujimoto, Takuya Kiriyama, Makoto Nagata

    2015年, J. Solid-State Circuits, 50 (11), 2741 - 2749

    [査読有り]

  • A 1mm-Pitch 80x80-Channel 322Hz-Frame-Rate Touch Sensor with Two-Step Dual-Mode Capacitance Scan

    Noriyuki Miura, Shiro Dosho, Satoshi Takaya, Daisuke Fujimoto, Takumi Kiriyama, Hiroyuki Tezuka, Takuji Miki, Hiroto Yanagawa, Makoto Nagata

    IEEE, 2014年, 2014 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE DIGEST OF TECHNICAL PAPERS (ISSCC), 57, 216 - +, 英語

    [査読有り]

    研究論文(国際会議プロシーディングス)

MISC

  • 二段階デュアルモード容量スキャン方式を用いた1mm-Pitch 80x80-Channel 322Hz-Frame-Rateタッチセンサの設計

    三浦典之, 道正志郎, 藤本大介, 桐山卓弥, 手塚宏行, 三木拓司, 永田 真

    2014年07月, 114 (120), 7 - 12, 日本語

    研究発表ペーパー・要旨(全国大会,その他学術会議)

講演・口頭発表等

  • アナログ計測セキュリティ技術 -センサデータ漏洩を防ぐセキュアAD変換器

    三木拓司, 三浦典之, 永田 真

    計測セキュリティフォーラム2018, 2018年04月, 日本語, 東京, 国内会議

    ポスター発表

  • 二段階遷移型インバータを利用した500MHz -52.5dB-THD電圧時間変換回路

    水田 健人, 三木 拓司, 三浦 典之, 道正 志郎, 永田 真

    LSIとシステムのワークショップ2017, 2017年05月, 日本語, 国内会議

    ポスター発表